Цитата
Синхронный сброс - по факту является маской по И входных данных.
Этот факт реализован непосредственно в самом триггере? Ни на один из входов лата этот сигнал не поподает.
Цитата(Boris_TS @ Dec 11 2012, 16:22)

Эээ... а вход-то в Slice - один... а способ его использования (синхронный/асинхронный) задаётся атрибутом - можете всё сами разглядеть при помощи FPGA Editor'a.
Вход в слайс то один, а вот в триггеры уже 2, стало быть между ними есть какая-то разница.
В общем, пришёл к выводу, что схему 2 использовать можно, так как Симплифай(провёл эксперимент) сам заводит выход лата на синхронный ресет, для уменьшения слоёв логики. А люди, его делавшие, скорее всего разобрались с этим вопросом..