Разработка быстродействующего канала АЦП, АЦП выходного тока ФЭУ в счетном режиме Опции

[NNikolaev]

Итак - система для снятия информации с ФЭУ работающего в паре с сцинтилляционным кристаллом NaI(Tl) или например бромидлантана.
Речь идет о оцифровке самого импульса с выхода ФЭУ.
Информация необходима для определения амплитуды импульса (задача спектрального разрешения элементов залегающих в горной породе), подсчета импульса (обычное ГК гамма каротаж естественной активности горных пород), разделение отклика кристалла от гамма - кванта и медленного нейтрона.
Система предполагается использовать в скваженном приборе совместно с импульсным генератором быстрых нейтронов. Поэтому загрузка предполагается большая + необходим мат аппарат по разделению наложившихся импульсов.
Итак железо:
АЦП: 14 разрядов 250 Mps TI ADS4149
АЦП работающая на LVDS 1.8 нагружена на ПЛИС M1A3P250 (бывший Actel) - тут же внутри ПЛИС процессор Cortex M1 - разворачивает спектр и считает импульсы далее все идет на CY7C68014A - для связки по USB c большим процессором (пока ПС) для отображения, записи, анализа и т.д.
Сейчас сделал корпуса и рисую схему. К концу недели выложу.
Вопросов несколько - кто знаком с алгоритмом обработки амплитуды импульса и разделения наложенных импульсов для их восстановления- я хочу попробывать в матлабе сделать и потом конвертнуть в жесткую логику. Но можно пока и на проце.
Синхронизироваться все будет от одного кварца и работать синхронно.
Кто в данной теме работает - пишите!
Начало работы было в теме:
http://electronix.ru/forum/index.php?showt...p;#entry1077354
Продолжать разработку и обсуждать давайте здесь.

[Tano]

По "...на основе каких физических принципах реализован метод измерения фазы..."
http://ldlab.ru/articles/ldl2.pdf
" ..появился сдвоеный 14х250 - наверно для вас самое то.. ". Боюсь что не очень подойдёт.
Дело в том что для увеличения С/Ш у меня между АЦП и ПЛИС стоят цифровые изоляторы.
Это позволяет гальванически разделить "землю" АЦП и "грязную цифровую землю ПЛИС".
Но существующие цифровые изоляторы только до 150 мегабит. Скорее всего 14х250 по
С/Ш проиграет двум по 14х125. Но здесь вылезут требования к синхронизации двух АЦП.
Вообщем надо ещё разбираться и разбираться...
А скорость нужна для того что в возможно будущем вместо АОМа в лазере создадут
"режим конкурирующих мод" и входная частота сигнала приходящего на АЦП будет в
районе 640 мГц. Каждый период брать выборки здесь не надо, но аналоговая полоса д.б.
приличной.
... территориально - живу в М.О. а работаю в Москве.

[blackfin]

Дело в том что для увеличения С/Ш у меня между АЦП и ПЛИС стоят цифровые изоляторы.
Это позволяет гальванически разделить "землю" АЦП и "грязную цифровую землю ПЛИС".

Для уменьшения шума со стороны FPGA можно поставить АЦП с выходом в формате JESD204B.

Немного теории:

The AFE (which includes the analog-to-digital converter) must be able to drive receiving logic and the accompanying PCB trace capacitance. The combination of the increase in data lines and of higher speed signals presents the system designer with issues in EMI emissions, larger board area (due to the increase in data lines), higher power, and more current transients. This last issue can create kickback noise, a phenomenon wherein transients created by driving the load are coupled back to the ADC analog front end, manifesting in the image as noise or distortion. The previously listed issues present a daunting challenge to users attempting to develop a high performance imaging application. Configurable low voltage differential signaling (LVDS) serial data interface offers another approach to provide high speed data outputs while minimizing performance limitations in AFE applications. LVDS, as the name implies, is a differential signaling scheme using a low voltage swing.

The LVDS offers the following advantages over the conventional parallel interface:

• Reduced kickback noise: LVDS outputs are current output stages requiring a 100 Ω terminating resistor at the receiver, differing from CMOS outputs that generally do not require termination. To avoid current spikes on the supply that can couple to the sensitive analog front end (resulting in kickback noise), the current output results in a fixed dc load current on the output supplies.

• Fewer data lines: With serial data output, the number of data lines is reduced significantly. This is important in applications that require multiple channels, such as higher speed imaging applications needing a small form factor. LVDS serial data outputs dramatically reduce kickback noise due to the limited number of data output switching compared to a 14-bit or 16-bit parallel output bus switching simultaneously.

• Reduced EMI emissions: Because two balanced signals of the same magnitude transmit through the line in opposite directions, the electromagnetic field from each signal is radiated in the opposing direction, effectively canceling each other’s EMI emissions. This reduces shielding, lowering overall system cost. It also reduces RF interference critical in wireless enabled systems.

У ADI есть уже несколько АЦП работающих в стандарте JESD204B: AD9250, а у AVNET'а есть Кит, собранный на этих АЦП: FMC176.

Есть похожие АЦП и у TI: JESD204B Data Converter Interfaces.