Цитата(Acvarif @ Dec 17 2012, 16:12)

В который раз пытаюсь с этим разобраться. Не получается.
В который раз пишу одно и то же. Altera attribute. Если, конечно, вы пишете на Verilog, VHDL.
Код
/** Clock 250MHz **/
(* chip_pin = "89",
altera_attribute = "-name global_signal on; -name io_standard lvds" *)
input PLDC,
/** ADC1 **/
(* chip_pin = "98, 101, 120, 126, 128, 132, 143, 10",
altera_attribute = "-name io_standard lvds; -name pad_to_input_register_delay 0", useioff = 1 *)
input [7:0] S1D,