тактирование высокоскоростного АЦП, как организовать? Опции

[shide_3]

коллеги нужна помощь, может кто поделится опытом. задача вроде бы весьма стандартная. требуется использовать АЦП с LVDS- выходом (планирую ad9613), частоту хочу взять примерно 200 МГц. вот дальше у меня затык: как организовать тактирование АЦП? от PLL FPGA категорически не советуется по причине высокого джиттера (желательно чтоб он был не более 200 fs), какие еще варианты? думал взять синтезатор AD9524 , но почитав его даташит, мягко сказать припух, слишком сложен в освоении, программинге и отзывы про него в этом форуме были не очень. есть серия микрух наподобие ad9510, но они не фильтруют джиттер, а только распределяют тактовую. кто бы что посоветовал? хотябы пару слов...
благодарен за любую информацию

Сообщение отредактировал shide_3 - Dec 2 2012, 13:52

[soldat_shveyk]

SNR АЦП ухудшает как дрожание фронта запускающего сигнала, так и наличие широкополосного шума в сигнале запуска.
Это два отдельных и независимых явления.
Для хорошего опорника с трансформатором имеем минимальный джиттер, минимальные шумы, но не очень высокую скорость нарастания.
Для цифрового выхода LVDS/PECL имеем чуть больший джиттер, значительно большие шумы, но высокую скорость нарастания.
Поэтому запуск от опорника дает лучшие результаты.
Очень большая скорость переключения дает очень широкую "шумовую" полосу на своем выходе, которая слегка портит SNR.
Если захотим обрезать шумы с помошью фильтра - PECL превратится в синус с невысокой скоростью нарастания