STM32. Функция задержки, программные задержки на таймере Опции

[Влад Р.]

Написал функцию задержки на базовом таймере.
В одной программе работает отлично, но вызывается правда постоянно с одним и тем же значением. В другой то ли работает криво, то ли не работает вообще:

Код

#define APB1_FREQ 24000000

void delay_ms (uint16_t volatile ms) {
  TIM7->CR1 &= ~0xFF;                               // Сбрасываем регистр управления таймера TIM7
  if (ms != 1) {                                    // Если значение задержки НЕ равно 1,
  TIM7->PSC = APB1_FREQ/1000-1;                     // настраиваем таймер TIM7 на период 1 мс,
  TIM7->ARR = ms-1;                                 // установить конечное значение счёта с учетом импульса переполнения;
  } else {                                          // иначе,
      TIM7->PSC = 2*APB1_FREQ/1000-1;               // настраиваем таймер TIM7 на период в 2 раза меньше - 0,5 мс
      TIM7->ARR = 1; }                              // установить конечное значение счёта на 1 с учетом импульса переполнения
  TIM7->CR1 |= (TIM_CR1_OPM | TIM_CR1_CEN);         // Установить режим "одного импульса" и включить таймер TIM7
  while(!(TIM7->SR & TIM_SR_UIF));                  // Дождаться конца задержки
  TIM7->SR &= ~TIM_SR_UIF;                          // Сбросить флаг прерывания
};

Не пойму почему не выдерживается задержка?

ЗЫ. Таймер тактирован в основной программе:

Код

RCC->APB1ENR |= RCC_APB1ENR_TIM7EN;   // Тактируем базовый таймер TIM7

[Влад Р.]

Проблема решилась установкой бита ARPE в управляющем регистре сразу после его сброса (буферизирует новое значение ARR в теневом регистре до события UEV):

Код

TIM7->CR1 = TIM_CR1_ARPE | TIM_CR1_OPM;

Но в чем косяк был до этого все равно не пойму Вроде должно было и без него работать. Почему этот бит так важен для этой функции, на чем функцию клинило без него? Возможно спецы подскажут?

Еще одно: правильно ли я понимаю принцип генерации события таймером. Допустим конечное значение счета ARR=3. Таймер будет считать от 0 до 3 и только на 4-м импульсе возникнет переполнение и будет сгенерировано событие? Или событие сгенерируется уже на 3-м?

[AHTOXA]

Короче, так.
Регистр PSC обновляется только при update event.
Если ARPE = 1, то ARR тоже обновляется только при update event (иначе сразу).
Так что установка ARPE в 1 вам не поможет, потому что прескалер всё равно буферизован. Сделайте как я написал, и всё заработает
(Update event - происходит при переполнении или вручную, взведением бита UG в регистре EGR.)

[Влад Р.]

Регистр PSC обновляется только при update event.
(Update event - происходит при переполнении или вручную, взведением бита UG в регистре EGR.)

Новый предделитель не будет установлен, пока не произойдет update event, даже если таймер выключен (CEN=0) ? Т.е. даже если таймер выключен, я все равно должен установить бит UG в регистре EGR, чтобы обновить значение предделителя, правильно?

С учетом вышесказанного код преобразился в следующий:

Код

void delay_ms (uint16_t ms) {
  TIM7->PSC = APB1_FREQ/(((ms == 1) ? 2 : 1)*1000)-1;       // Настраиваем таймер TIM7 на период 0.5 мс для задержки в 1 мс
                                                            // и на период 1 мс для всех остальных значений
  TIM7->EGR = TIM_EGR_UG;                                   // Сгенерировать событие для загрузки нового значения предделителя
  TIM7->SR &= ~TIM_SR_UIF;                                  // Сбросить флаг прерывания
  TIM7->ARR = (ms == 1) ? 1 : (ms-1);                       // Установить конечное значение счёта с учетом импульса переполнения
  TIM7->CR1 = TIM_CR1_OPM | TIM_CR1_CEN;                    // Установить режим "одного импульса" и включить таймер TIM7
  while(!(TIM7->SR & TIM_SR_UIF));                          // Дождаться конца задержки
  TIM7->SR &= ~TIM_SR_UIF;                                  // Сбросить флаг прерывания
};

Не реализовано только это:

Есть только один тонкий момент: нельзя запускать таймер сразу после UG. Требуется несколько тактов процессора, чтобы произошла реальная загрузка счетчика. Только после этого заданный интервал отрабатывается правильно. Для этого вполне достаточно оформить загрузку в виде процедуры, а запуск делать вне этой процедуры.

Не пойму что имеется в виду "оформить загрузку в виде процедуры". Сделать загрузку в виду отдельной функции?

Странный выбор таймера для задержки, если только в образовательных целях.
Для этих целей лучше подходит SysTick, а ещё лучше - вот этот счётчик циклов процессора (он 32-разрядный, поэтому арифметика с ним простейшая).

Почему странный выбор? Простой таймер - для простой задачи. Вот это действительно интересно, обязательно попробую с ним разобраться. Жаль есть он только в M3, да и SysTick в M0 может отсутствовать. А это "минус" для переносимости кода.

Кто с этим может подсказать, из ДШ это не совсем ясно:

Еще одно: правильно ли я понимаю принцип генерации события таймером. Допустим конечное значение счета ARR=3. Таймер будет считать от 0 до 3 и только на 4-м импульсе возникнет переполнение и будет сгенерировано событие? Или событие сгенерируется уже на 3-м?

Иными словами, нужно ли в ARR заносить задержку на один импульс меньше желаемой или это лишнее?

Сообщение отредактировал Влад Р. - Jun 28 2012, 15:26

[AHTOXA]

Новый предделитель не будет установлен, пока не произойдет update event, даже если таймер выключен (CEN=0) ? Т.е. даже если таймер выключен, я все равно должен установить бит UG в регистре EGR, чтобы обновить значение предделителя, правильно?

Да.

С учетом вышесказанного код преобразился в следующий:

Лучше писать в ARR до генерации события (чтобы не зависеть от значения ARPE):

Код

void delay_ms (uint16_t ms) {
  TIM7->PSC = APB1_FREQ/(((ms == 1) ? 2 : 1)*1000)-1;       // Настраиваем таймер TIM7 на период 0.5 мс для задержки в 1 мс
                                                            // и на период 1 мс для всех остальных значений
  TIM7->ARR = (ms == 1) ? 1 : (ms-1);                       // Установить конечное значение счёта с учетом импульса переполнения
  TIM7->EGR = TIM_EGR_UG;                                   // Сгенерировать событие для загрузки нового значения предделителя
  TIM7->SR &= ~TIM_SR_UIF;                                  // Сбросить флаг прерывания
  TIM7->CR1 = TIM_CR1_OPM | TIM_CR1_CEN;                    // Установить режим "одного импульса" и включить таймер TIM7
  while(!(TIM7->SR & TIM_SR_UIF));                          // Дождаться конца задержки
  TIM7->SR &= ~TIM_SR_UIF;                                  // Сбросить флаг прерывания
};

К тому же сброс флага прерывания после генерации события вполне сойдёт за паузу перез запуском таймера (хотя я лично не встречал упоминаний о её необходимости).

Иными словами, нужно ли в ARR заносить задержку на один импульс меньше желаемой или это лишнее?

Да, на один меньше. Для задержки на один такт нужно занести значение 0.

[Влад Р.]

Для задержки на один такт нужно занести значение 0.

Да вроде как нельзя так делать, иначе бы я не городил вот эти конструкции:

Код

((ms == 1) ? 2 : 1)

Код

(ms == 1) ? 1 : (ms-1)

Вот фраза из описания регистра TIMx_ARR: "The counter is blocked while the auto-reload value is null"

ЗЫ AHTOXA, огромное спасибо за активную помощь!

Сообщение отредактировал Влад Р. - Jun 28 2012, 17:53

[AHTOXA]

Да, это я лопухнулся Значит, не надо уменьшать на 1.

[ViKo]

Да, это я лопухнулся Значит, не надо уменьшать на 1.

Пытаюсь досконально разобраться с базовыми таймерами.
Считаю, что на 1 уменьшать надо. Практически пока не проверял. В руководстве есть картинки, где показано, как CNT меняется от 0 до 36, при этом написано, что ARR = 0x36. Значит, счетчик считает на 1 больше.
Фраза "The counter is blocked while the auto-reload value is null" вызывает недоумение.
Вообще, описано плохо. Пытаюсь прикинуть, как биты URS, UDIS работают в схеме таймера, и из описания понять невозможно.

[AHTOXA]

Считаю, что на 1 уменьшать надо. Практически пока не проверял.

А я практически проверил
Для генерации 2МГц пришлось в ARR занести значение 36. (При тактовой 72МГц).

[vlad_new]

Нодо на 1 уменьшать. Я то же практически проверял.

А я практически проверил
Для генерации 2МГц пришлось в ARR занести значение 36. (При тактовой 72МГц).

Не должно было такое случиться. Где то единичка убежала.