Синтезатор частот PLL Опции

[Виталий1989]

Кто может подсказать, как уменьшить фазовый шум синтезатора и из-за чего он не соответствует заданным характеристиками (AD4153)

Суть вопроса заключается в том, что синтез строится в пределах 500 - 1000 Мгц, а опорный генератор - 12,8 Мгц (ДПКД = 512). Следовательно переменный коэффициент деления составляет около 20000-40000 для шага сетки 25 кГц. Нормально ли использовать столь большие коэффициенты?
Что еще может влиять на уровень шумов, кроме переменного коэффициента деления. Целесообразно ли сделать раздельный синтез, т.к. слишком широкий диапазон? (Данные искажены для простоты понимания. Синтез должен обеспечивать режим ППРЧ)

[ledum]

Если это не описка - то ГУН UMJ-674-D14 для 500-1000МГц не очень подходит - у него 139-159МГц
Почему не взять прямо ADF4350?
Что касается шага частоты - посмотрите внимательно на страницу 18 даташита ADF4153 - рабочий пример. Частоту сравнения оставляете 12.8МГц . Прескалер 4/5 - ибо минимальное непрерывное деление по INT при этом начинается с 31, а у Вас - INT= 39 - 78 (при прескалере 8/9 - минимальное непрерывное деление с INT=91). Далее, шаг зависит от MOD в данном режиме. MOD=12.8/0.025=512. Выходная частота будет тогда =12.8*INT+12.8*FRAC/512 , где FRAC будет от 0 до 511 - второе слагаемое как раз и даст шаг 25кГц при частоте сравнения 12.8МГц. Но вот со спурами возникнут проблемы - стр 19 даташита. На самом деле желательно применить переменную частоту сравнения. Можно удвоить опору внутри чипа - дБ на 6 можно спуры уменьшить некоторым ухудшением фазовых шумов.
С дробниками уже лет 6 не сталкивался - поэтому лучше дождаться ответов народа, который с ними работает.

Сообщение отредактировал ledum - Jan 6 2013, 13:07