stm32f407 SPI обнаружил косяк Опции

[SasaVitebsk]

При инициализации с делителем на 64 (с другими не проверял). SPI3 (с другими не проверял). stm407 на 168МГц (с другими не проверял).
После записи в регистр DR необходимо выждать задержку до проверки флага BSY в регистре SR. Иначе байт может потерятся (затерется следующим).
То есть флаг занятости выскакивает с задержкой. Причём задержка приличная, успеваю выйти и войти в процедуру.
После установки задержки всё устаканилось.

[ViKo]

Подправил код для чтения идентификатора SPI Flash Memory, что показывал выше. Такты выдаются непрерывным потоком, сигнал SS стал короче в 1.5 раза.

CODE

uint32_t SFMID_read(void) {
SMSS_ON();
uint32_t id = 0;
SPI1->DR = SFM_RDID; // послать команду "RDID"
while (!(SPI1->SR & SPI_SR_TXE)); // ждать освобождение передатчика
SPI1->DR = SFM_DUMMY; // послать пустой байт
while (!(SPI1->SR & SPI_SR_RXNE)); // ждать байт в приемнике
id = SPI1->DR; // High Impedance
while (!(SPI1->SR & SPI_SR_TXE)); // ждать освобождение передатчика
SPI1->DR = SFM_DUMMY; // послать пустой байт
while (!(SPI1->SR & SPI_SR_RXNE)); // ждать байт в приемнике
id = SPI1->DR << 16; // Manufacturer
while (!(SPI1->SR & SPI_SR_TXE)); // ждать освобождение передатчика
SPI1->DR = SFM_DUMMY; // послать пустой байт
while (!(SPI1->SR & SPI_SR_RXNE)); // ждать байт в приемнике
id |= SPI1->DR << 8; // Memory type
// while (!(SPI1->SR & SPI_SR_TXE)); // ждать освобождение передатчика
while (!(SPI1->SR & SPI_SR_RXNE)); // ждать байт в приемнике
id |= SPI1->DR; // Memory capacity
// while (SPI1->SR & SPI_SR_BSY); // ждать, если SPI занят
SMSS_OFF();
// Test = id;
return id;
}

[AHTOXA]

Я тут проделал несколько опытов, чтобы разобраться с различиями в использовании RXNE и BSY. И вот что вышло.
Условия эксперимента. Я смотрел осциллограммы двух функций. Вот эта отключает чипселект по RXNE:

Код

void testRXNE(SPI_TypeDef* spi){
    CS::On();
    spi->DR = 0xAA;
    while (!(spi->SR & SPI_SR_RXNE));
    spi->DR;
    spi->DR = 0xAA;
    while (!(spi->SR & SPI_SR_RXNE));
    CS::Off();
    spi->DR;
}

А вот эта - по BSY:

Код

void testBSY(SPI_TypeDef* spi){
    CS::On();
    spi->DR = 0xAA;
    while (!(spi->SR & SPI_SR_TXE));
    spi->DR = 0xAA;
    while ((spi->SR & SPI_SR_BSY));
    CS::Off();
    spi->DR;
}

(Считывание DR в конце функций производится после сброса чипселекта, чтобы не влиять на время реакции.)
Проверял на F103 и F407. Результаты совпадают. (Картинки с F103)
Легенда: Жёлтый - клок, синий - чипселект.
Результаты.
Первое. Всё-таки BSY не ждёт окончания передачи последнего клока. На маленьких частотах это особенно заметно (картинка идентична для обеих функций):

Второе. На больших скоростях BSY возникает даже раньше, чем RXNE! (100ns в клетке) :

Вывод. Я не знаю, для чего придумали флаг BSY, но для управления чипселектом он точно не подходит

[ViKo]

Первое. Всё-таки BSY не ждёт окончания передачи последнего клока. На маленьких частотах это особенно заметно (картинка идентична для обеих функций):

Развертка какая по времени?

Второе. На больших скоростях BSY возникает даже раньше, чем RXNE! (100ns в клетке) :

Какая тактовая частота у процессора? Что-то много времени проходит.
Неплохо бы взглянуть на ассемблерный код. Возможно, разница по времени возникает из-за разных команд.
Проверил на своем коде. Обратите внимание, чип селект поднимается до объединения по или. А в другом случае - после!

Код

;;;1059     id |= SPI1->DR;                // Memory capacity
0005a0  8980              LDRH     r0,[r0,#0xc]
;;;1060     // while (SPI1->SR & SPI_SR_BSY);    // ждать, если SPI занят
;;;1061     SMSS_OFF();
0005a2  8311              STRH     r1,[r2,#0x18]
0005a4  4318              ORRS     r0,r0,r3            ;1059

Можно предположить, что BSY возникает после пересылки из DR в сдвиговый регистр, когда начинает работать автомат пересылки.
А заканчивается, когда прочитан последний бит (в середине последнего такта). Дальше слово пересылается из сдвигового регистра в DR, и устанавливается RXNE.

Вывод. Я не знаю, для чего придумали флаг BSY, но для управления чипселектом он точно не подходит

Вот с этим не согласен. Аргументы уже высказывал... "А по-моему, они одинаковые!" (с) - для данной задачи.

[AHTOXA]

Развертка какая по времени?

1us в клетке.

Какая тактовая частота у процессора? Что-то много времени проходит. Неплохо бы взглянуть на ассемблерный код. Возможно, разница по времени возникает из-за разных команд.

Частота 72Мгц. Код:

Код

    f012 0f01     tst.w    r2, #1
    d0fb          beq.n    8000a60 <testRXNE(SPI_TypeDef*)+0x20>
    f44f 5c80     mov.w    ip, #4096; 0x1000
    f2c4 0c01     movt    ip, #16385; 0x4001
    2110          movs    r1, #16
    f8cc 1010     str.w    r1, [ip, #16]

Во втором случае код идентичный (только бит другой проверяется).
То есть, собственно на установку ножки идёт 4 команды. Это всяко меньше, чем 250 нс. Так что полученная разница - это разница именно между RXNE и BSY.

Проверил на своем коде. Обратите внимание, чип селект поднимается до объединения по или. А в другом случае - после!

Этой сентенции не осилил.

Вот с этим не согласен. Аргументы уже высказывал... "А по-моему, они одинаковые!" (с) - для данной задачи.

Я свои тоже высказал, повторяться не буду.

[ViKo]

Этой сентенции не осилил.

В моем листинге - три команды.
Первая читает из DR в R0.
Вторая загружает в GPIO BSRR, устанавливает CS в 1.
Третья объединяет по или старшие байты идентификатора в R3 с младшим, только что прочитанным в R0.
Хотя по C тексту установка CS идет последней. Компилятор Keil, оптимизация -O3. Зачем переставил, не знаю!

Когда же проверял по BSY (закомментированная команда), всё шло по написанному.

Насчет осциллограмм. (удалил неправильное)
Флаги сформировались по фронту последнего такта (в данном случае). Определяется установками CPHA, CPOL. И задержка - некая аппаратная, вдобавок к программной. Что позволяет надеяться, что CS для ведомого устройства будет выдержан с запасом. пмсм