stm32f407 SPI обнаружил косяк Опции

[SasaVitebsk]

При инициализации с делителем на 64 (с другими не проверял). SPI3 (с другими не проверял). stm407 на 168МГц (с другими не проверял).
После записи в регистр DR необходимо выждать задержку до проверки флага BSY в регистре SR. Иначе байт может потерятся (затерется следующим).
То есть флаг занятости выскакивает с задержкой. Причём задержка приличная, успеваю выйти и войти в процедуру.
После установки задержки всё устаканилось.

[ViKo]

Подправил код для чтения идентификатора SPI Flash Memory, что показывал выше. Такты выдаются непрерывным потоком, сигнал SS стал короче в 1.5 раза.

CODE

uint32_t SFMID_read(void) {
SMSS_ON();
uint32_t id = 0;
SPI1->DR = SFM_RDID; // послать команду "RDID"
while (!(SPI1->SR & SPI_SR_TXE)); // ждать освобождение передатчика
SPI1->DR = SFM_DUMMY; // послать пустой байт
while (!(SPI1->SR & SPI_SR_RXNE)); // ждать байт в приемнике
id = SPI1->DR; // High Impedance
while (!(SPI1->SR & SPI_SR_TXE)); // ждать освобождение передатчика
SPI1->DR = SFM_DUMMY; // послать пустой байт
while (!(SPI1->SR & SPI_SR_RXNE)); // ждать байт в приемнике
id = SPI1->DR << 16; // Manufacturer
while (!(SPI1->SR & SPI_SR_TXE)); // ждать освобождение передатчика
SPI1->DR = SFM_DUMMY; // послать пустой байт
while (!(SPI1->SR & SPI_SR_RXNE)); // ждать байт в приемнике
id |= SPI1->DR << 8; // Memory type
// while (!(SPI1->SR & SPI_SR_TXE)); // ждать освобождение передатчика
while (!(SPI1->SR & SPI_SR_RXNE)); // ждать байт в приемнике
id |= SPI1->DR; // Memory capacity
// while (SPI1->SR & SPI_SR_BSY); // ждать, если SPI занят
SMSS_OFF();
// Test = id;
return id;
}

[AHTOXA]

Я тут проделал несколько опытов, чтобы разобраться с различиями в использовании RXNE и BSY. И вот что вышло.
Условия эксперимента. Я смотрел осциллограммы двух функций. Вот эта отключает чипселект по RXNE:

Код

void testRXNE(SPI_TypeDef* spi){
    CS::On();
    spi->DR = 0xAA;
    while (!(spi->SR & SPI_SR_RXNE));
    spi->DR;
    spi->DR = 0xAA;
    while (!(spi->SR & SPI_SR_RXNE));
    CS::Off();
    spi->DR;
}

А вот эта - по BSY:

Код

void testBSY(SPI_TypeDef* spi){
    CS::On();
    spi->DR = 0xAA;
    while (!(spi->SR & SPI_SR_TXE));
    spi->DR = 0xAA;
    while ((spi->SR & SPI_SR_BSY));
    CS::Off();
    spi->DR;
}

(Считывание DR в конце функций производится после сброса чипселекта, чтобы не влиять на время реакции.)
Проверял на F103 и F407. Результаты совпадают. (Картинки с F103)
Легенда: Жёлтый - клок, синий - чипселект.
Результаты.
Первое. Всё-таки BSY не ждёт окончания передачи последнего клока. На маленьких частотах это особенно заметно (картинка идентична для обеих функций):


Второе. На больших скоростях BSY возникает даже раньше, чем RXNE! (100ns в клетке) :

Вывод. Я не знаю, для чего придумали флаг BSY, но для управления чипселектом он точно не подходит

[Tahoe]

Первое. Всё-таки BSY не ждёт окончания передачи последнего клока. На маленьких частотах это особенно заметно (картинка идентична для обеих функций):

Насколько я понимаю, эта картинка сделна в SPI MODE == 00b
Сейчас не с руки посмотреть, но что-то мне подсказывает, что при SPI_MODE == 01b, поведение будет совсем иным, т.е. BSY сбросится после заднего clock edge.

[ViKo]

Сейчас не с руки посмотреть, но что-то мне подсказывает, что при SPI_MODE == 01b, поведение будет совсем иным, т.е. BSY сбросится после заднего clock edge.

Да, наверное. Только это не "совсем иное". BSY будет сброшен после перепада, по которому данные читаются. Дальше такты не нужны. И CS тоже.