xmega128A1U vs xmega128A1 Опции

[zombi]

Разбираюсь с xmega128A1U . Несколько вопросов возникло.

1. Как процессор может узнать что он именно AU а не просто A ?

2. В докуменьте Atmel AVR1019: Migration from ATxmega128A1/64A1 to ATxmega1281U/64A1U
п. 7.1 Removed registers and bits сноска 1 : "Note: 1. BODACT fuses are now located in FUSEBYTE5 for all devices."
что они имеют ввиду ???

[Xenia]

Оказывается, у них и сигнатуры одинаковые. Офигеть!
Это ReAl'а надо на помощь звать.

[ReAl]

Оказывается, у них и сигнатуры одинаковые. Офигеть!
Это ReAl'а надо на помощь звать.

А что Косой, всегда Косой!

Подумаешь, новость -- одинаковые сигнатуры.
Да их не одна линейка:
90usb646 == 90usb647
90usb1286 == 90usb1287
90pwm2 == 90pwm3
90pwm1 == 90pwm2B == 90pwm3B
90pwm216 == 90pwm316
Зато у mega324P и mega324PA разные.

Изнутри по регистрам можно пробовать, правильно народ говорит.
Главное, чтобы не оказалось, что регистр есть, пишется и читается но не работает :-)
Только я в x-меги не сильно заглядывал и тут врядли помогу.

[prottoss]

Изнутри по регистрам можно пробовать, правильно народ говорит.
Главное, чтобы не оказалось, что регистр есть, пишется и читается но не работает :-)
Только я в x-меги не сильно заглядывал и тут врядли помогу.

Вроде как ТС обладает экземпляром без буковки U - проверить - минутное дело. Ему и карты в руки.

[zombi]

Вроде как ТС обладает экземпляром без буковки U - проверить - минутное дело. Ему и карты в руки.

Да, обладаю 128A1 и 128A1U.
Проверить регист на rd/wr конечно могу.
Но это попахивает какимто шаманством

Проверил регистр 0х0044 (CLK_USBSCTRL)

на AU пишутся и читаются 6 мл.бит
на A читаем всегда 0

Кстати атмел не перестаёт радовать нас качественной документацией
Atmel AVR XMEGA AU Manual
смотрю 7.9.5 USBSCTRL – USB Control register и 7.12 Register summary – Clock

[prottoss]

Да, обладаю 128A1 и 128A1U.
Проверить регист на rd/wr конечно могу.
Но это попахивает какимто шаманством

Проверил регистр 0х0044 (CLK_USBSCTRL)

на AU пишутся и читаются 6 мл.бит
на A читаем всегда 0

Это не шаманство а нормальная практика, потому как неиспользуемые регистры/биты всегда Read Only. Вот ведь если бы сигнатуры отличались у A и AU Вы бы читали ID регистры и сравнивали результат чтения. Тут практически тоже самое.

Еще один косяк атмела нашел.
Пробывал на 128A1U выдыть на PE.7 частоту с разных делителей.
С CLKPER и CLKPER2 всё нормально, а с CLKPER4 частота вообще не выводится и выход всегда в нуле !

Давно пора занть, что у ATMEL все порты ввода-вывода синхронизированы с частотой ядра, по этому, если особо не оговорено, частоту выше CLKper (Оно же CLKcpu) получить не возможно.

[zombi]

Давно пора занть, что у ATMEL все порты ввода-вывода синхронизированы с частотой ядра, по этому, если особо не оговорено, частоту выше CLKper (Оно же CLKcpu) получить не возможно.

Я уж не знаю чего у них там синхронизировано, но при частоте ядра CLKPER=32MHz на пине я чудно получаю CLKPER2=64MHz.

[prottoss]

Я уж не знаю чего у них там синхронизировано, но при частоте ядра CLKPER=32MHz на пине я чудно получаю CLKPER2=64MHz.

Вообще Вами обозначенный пин должен выдавать именно CLKper, т.е можно сделать вывод, что у Вас именно ядро тактируется на 64 МГц. Хотя, не исключаю, что это очередная ошибка в документации и на пин выдается именно CLKper2...

Можете код показать? Каким образом это получается?

[zombi]

Можете код показать? Каким образом это получается?

Да какой код то? пару строк ?
Может вы спутали? Я спрашиваю про AU !
XMEGA-AU_Manual
п. 13.14.4 CLKEVOUT – Clock and Event Out register

[prottoss]

Да какой код то? пару строк ?
Может вы спутали? Я спрашиваю про AU !
XMEGA-AU_Manual
п. 13.14.4 CLKEVOUT – Clock and Event Out register

Да, точно! Можно запрограммить на выход CLKper/per2/per4.
И что? CLKper4 не генерируется?

И Вы так спокойно об этом говорите? CRC32 всего за 1 такт!
Да для меня это просто подарок от атмела

Ну так всего один байт обрабатывается за один такт

[zombi]

И что? CLKper4 не генерируется?

Неа.

Ну так всего один байт обрабатывается за один такт

Мне хватит