Stratix4+Ethernet Help, Необходима реализация обмена ПК-ПЛИС по Ethernet. Опции

[billidean]

Добрый день всем.

Необходима реализация обмена ПК-ПЛИС по Ethernet.
Имеется дев.борд Стратикс 4.

Нашел в форуме такую фразу от vadimuzzz:

Последовательность запуска марвеловского PHY такая:

1. Запись по адресу 0 значения 0x8000 (SwRst==1)
2. Задержка
3. Запись по адресу 0 значения 0х1000 (AutoNeg==1)
4. Задержка
5. Чтение значения из адреса 1, проверка бита 2 (Link==1), если не установлен - 1)
6. Запись по адресу 27 нижних бит [3:0] == 4'b1111 (GMII,copper)//смотреть доки на плату, это для девборды циклон-3!
7. При RGMII IF - запись по адресу 20 прочитанного значения с установленными битами 7,1//смотреть доки на плату, это для девборды циклон-3!
8. Повторять пункты 1-5, до установления линка. (SwRst)

В Квартусе создал систему:

Настройки TSE:



В Ниосе пытаюсь инициализировать железо, а именно для начала добиться линка:

Код

    alt_u32 t2=0;

    IOWR_ALTERA_TSEMAC_MDIO_ADDR1(TRIPLE_SPEED_ETHERNET_0_BASE, 0);  // PHY and other board peripheral initialization
    IOWR_ALTERA_TSEMAC_MDIO_ADDR0(TRIPLE_SPEED_ETHERNET_0_BASE, PHY);
    do
    {
        // Control Register .15 = 1 - Reset
        IOWR_ALTERA_TSEMAC_MDIO(TRIPLE_SPEED_ETHERNET_0_BASE, 0, 0, 0x8000);
        Delay(0xFFFF);
        // (.13=0, .6=1) - 1000 Mbps, .12=1 - Enable Auto-Negatiation,
        IOWR_ALTERA_TSEMAC_MDIO(TRIPLE_SPEED_ETHERNET_0_BASE, 0, 0, 0x1040);
        Delay(0xFFFF);
        // read Control Register
        t2 = IORD_ALTERA_TSEMAC_MDIO(TRIPLE_SPEED_ETHERNET_0_BASE, 0, 1);
        Delay(0xFFFF);
        // Control Register .15 = 1 - Reset
        IOWR_ALTERA_TSEMAC_MDIO(TRIPLE_SPEED_ETHERNET_0_BASE, 0, 0, t2 | 0x8000);
        Delay(0xFFFF);
        // read Staus Register
        t2 = IORD_ALTERA_TSEMAC_MDIO(TRIPLE_SPEED_ETHERNET_0_BASE, 0, 1);
        alt_printf("Reg 1 : %x\n",t2);
        //check Link
        if( (t2&0x0004)==0 )
        {
            // Control Register .15 = 1 - Reset
            IOWR_ALTERA_TSEMAC_MDIO(TRIPLE_SPEED_ETHERNET_0_BASE, 0, 0, t2 | 0x8000);
            Delay(0xFFFF);
        }
        // .15=1 - Copper, (.3:.0)='0100' - SGMII without Clock with SGMII Auto-Neg to copper
        IOWR_ALTERA_TSEMAC_MDIO(TRIPLE_SPEED_ETHERNET_0_BASE, 0, 27, 0x8004);
        Delay(0xFFFF);
        // read Staus Register
        t2 = IORD_ALTERA_TSEMAC_MDIO(TRIPLE_SPEED_ETHERNET_0_BASE, 0, 1);
        alt_printf("Reg 1 : %x\n",t2);
    }
    while( (t2&0x0004)==0 );

в итоге на экране сполшные 9 выводятся.

Подскажите что-нибудь по этому поводу.

[vadimuzzz]

вы как-то своеобразно поняли мою фразу
у меня следующие соображения:

1. вы совершенно напрасно столько ресетов напихали
2. указывать скорость в явном виде имеет смысл только если не используется auto-neg
3. четвертых стратиксов два (E и GX), китов тоже два. какие там PHY стоят, альтеровцам писать лень, схему отдельно выложить - тоже. поэтому то, что написано ниже я узнал, посмотрев в хрустальный шар, пока качаются доки. (т.е. я предположил, что вы правильно указали режим связи с phy - sgmii и что киты сделаны на марвеле).

пример процедуры сброса/инициализфции 88e1111 с rgmii:

Код

    /* PHY and other board peripherial initialization */
    IOWR_ALTERA_TSEMAC_MDIO_ADDR0(TSE_MAC_BASE,PHY);
    t2 = IORD_ALTERA_TSEMAC_MDIO(TSE_MAC_BASE,0,0x1B);//Extended PHY Specific Status Register
    t2 &= 0xFFF0;
    IOWR_ALTERA_TSEMAC_MDIO(TSE_MAC_BASE,0,0x1B,t2|0xB);//RGMII to Copper
    t2 = IORD_ALTERA_TSEMAC_MDIO(TSE_MAC_BASE,0,0x14);//Extended PHY Specific Control Register
    IOWR_ALTERA_TSEMAC_MDIO(TSE_MAC_BASE,0,0x14,t2|0x82);//Add Delay to RX_CLK for RXD Outputs; Add Delay to GTX_CLK for TXD Inputs
    t2 = IORD_ALTERA_TSEMAC_MDIO(TSE_MAC_BASE,0,ALTERA_TSEMAC_PHY_ADDR_CONTROL);
    IOWR_ALTERA_TSEMAC_MDIO(TSE_MAC_BASE,0,ALTERA_TSEMAC_PHY_ADDR_CONTROL,t2|PCS_CTL_sw_reset);//Previous Operations Require SW Reset
    do
    {
        t2 = IORD_ALTERA_TSEMAC_MDIO(TSE_MAC_BASE,0,ALTERA_TSEMAC_PHY_ADDR_STATUS);
    }
    while((t2&0x04)==0);//wait for link-up

как видите сброс происходит только один раз, после установки недефолтных настроек.
для sgmii, видимо, д.б. так:

Код

    IOWR_ALTERA_TSEMAC_MDIO_ADDR0(TSE_MAC_BASE,PHY);
    t2 = IORD_ALTERA_TSEMAC_MDIO(TSE_MAC_BASE,0,0x1B);//Extended PHY Specific Status Register
    t2 &= 0xFFF0;
    IOWR_ALTERA_TSEMAC_MDIO(TSE_MAC_BASE,0,0x1B,t2|0x4);//SGMII to Copper without clock
    t2 = IORD_ALTERA_TSEMAC_MDIO(TSE_MAC_BASE,0,0x14);//Extended PHY Specific Control Register
    IOWR_ALTERA_TSEMAC_MDIO(TSE_MAC_BASE,0,0x14,t2&(~0x82));//Disable RGMII timing control
    t2 = IORD_ALTERA_TSEMAC_MDIO(TSE_MAC_BASE,0,ALTERA_TSEMAC_PHY_ADDR_CONTROL);
    IOWR_ALTERA_TSEMAC_MDIO(TSE_MAC_BASE,0,ALTERA_TSEMAC_PHY_ADDR_CONTROL,t2|PCS_CTL_sw_reset);//Previous Operations Require SW Reset
    do
    {
        t2 = IORD_ALTERA_TSEMAC_MDIO(TSE_MAC_BASE,0,ALTERA_TSEMAC_PHY_ADDR_STATUS);
    }
    while((t2&0x04)==0);//wait for link-up