Уважаемые спецы, подскажите, пожалуйста! Есть 16 -разрядный АЦП. В нем есть 18 выходов -16 на данные и два на клок. Все сигналы дифференциальные. Кроме того, четные биты передаются по переднему фронту тактового сигнала, нечетные - по заднему.
Как все это богатство принять на ПЛИС Altera Cyclone IV? Где про все это можно почитать? Документ по мегафункции AltLVDS_rx снимает только часть вопросов.
В качестве входного сигнала Entity нужно указывать только положительные части линий, отрицательные Квартус сам прицепит, да? В моем случае Deserialization factor будет 1? Как быть с двухфронтовостью данных? Использовать потом примитив ALTDDIO_IN? Как правильно задать констрэйнты?
Заранее спасибо.
|