STM32F UART + DMA на чтение, Как реализовать чтение через DMA для потока данных? Опции

[krdmitry]

Всем привет.

Можно ли на STM32F сделать чтение данных из UART в программный буфер FIFO через DMA? Размер принимаемых данных - произвольный, от 1 байта, поток от модема. Киньте примером пожалуйста, если есть опыт подобной реализации.

[Rash]

А есть ли возможность аппаратно увидеть что начался приём данных?, что бы не начать новую передачу в случае RS-485 и не подгонять тайм ауты посылок. А то принимать всю посылку по IDLE удобно, но не знаешь есть она или нет в данный момент. Проверка флага RXNE в регистре USARTx_SR не помогла, этот флаг иногда ловится на несколько приходящих посылок, причём сбрасывался он сам, наверное DMA когда забирает байт данных очищает его.
Мк ST32F407.

[jcxz]

А есть ли возможность аппаратно увидеть что начался приём данных?, что бы не начать новую передачу в случае RS-485 и не подгонять тайм ауты посылок

От коллизий в RS485 вы так не защититесь. Это поможет сделать только протокол обмена.
Когда вы проверяете идёт-ли у вас приём данных, в этот момент байт может только ещё начать приниматься, или на удалённой стороне аппаратура передатчика может только переключить выход в TX с последующей паузой для устаканивания канала в режиме передачи.

Вероятность потери байта предельно низка, так как сначала достаются все байты из массива ДМА, затем еще раз проверяется счетчик ДМА и если он не изменился за время вытаскивания данных, то ДМА ресетится. Процедура сброса ДМА занимает доли микросекунды.

Если вероятность потери !=0, то на помойку такое ПО. Которое может работать с некоторой вероятностью в зависимости от фазы луны.
А если между проверкой и сбросом DMA как раз и придёт байт? И что значит "ресет DMA"? Это именно сброс канала или запрет его работы? Есть-ли у DMA каналов в STM32 FIFO? Знаю что у многих других контроллеров - есть, что будет приводить к потерям байт (при сбросе DMA) или появлению лишних байт (при его запрете) - сам лично сталкивался с такой проблемой.

Должен быть алгоритм, позволяющий работать с 100% вероятностью. Иначе - зачем нужен STM32 если есть другие процессоры (например LPC или от TI) где есть нормальное FIFO на UARTах работающее со 100% вероятностью и не нужны пляски с бубном с DMA?
Пишу не с целью разжигания религиозной войны STM vs LPC, а с целью понять плюсы и минусы STM32, как замены хорошо знакомым ядрам от NXP. Мои задачи подразумевают интенсивное использование UART-ов (несколько одновременно, до 5и) под ОС. Я пытаюсь понять во что это выльется при переходе с LPC на STM32?
Очень настораживает сложность работы с UART на STM32 через DMA. Работа с частотами прерываний от одного UART порядка 11кГц/11кГц (TX/RX) на 115200 и суммарной эквивалентной частотой от 5-ти UART на 115200 порядка 110кГц очень напрягает, особенно под ОС.
Прочитал сообщения этой ветки и возникли у меня большие сомнения в целесообразности использования STM32 вообще при работе с UART...

В частности вопрос: если работать на приём так:
Получаю IDLE-прерывание, в его обработчике запрещаю канал DMA, копирую данные из буфера DMA в программное FIFO, настраиваю канал DMA заново на приём в буфер DMA, разрешаю DMA, выхожу из ISR. Могут-ли в таком алгоритме быть потери байт или другие проблемы?

[kan35]

Если вероятность потери !=0, то на помойку такое ПО. Которое может работать с некоторой вероятностью в зависимости от фазы луны.
А если между проверкой и сбросом DMA как раз и придёт байт? И что значит "ресет DMA"? Это именно сброс канала или запрет его работы? Есть-ли у DMA каналов в STM32 FIFO? Знаю что у многих других контроллеров - есть, что будет приводить к потерям байт (при сбросе DMA) или появлению лишних байт (при его запрете) - сам лично сталкивался с такой проблемой.

Сброс DMA занимает доли микросекунды. Стек на ДМА в F2/F4 отключаемый (в данном случае он не используется).
Для того, чтоб вероятность потери свести к 0 на время сброса DMA нужно переключать прием на прерывание по RX. Однако, для GSM модема с его логикой это не обязательно, пропусков не наблюдается, для GPS тем более проблемы нет. Мы же работаем с реальными устройствами и знаем как они фунциклируют. Говоря о вероятности ошибки, я допускаю, что существует такой девайс которые не сможет работать через этот драйвер.
Эта идея не просто замена стека, а возможность дать процессору время для сна. В основном это актуально про использовании ОС. просто аппаратный стек эту задачу вообще никак не решает.

Сообщение отредактировал kan35 - Feb 8 2013, 12:14

[jcxz]

Сброс DMA занимает доли микросекунды.

Т.е. - если скажем сброс занимает 0.1мкс и через UART за сутки у вас проходит скажем 10МБ данных (вполне реальная ситуация - через интерфейс обычного счётчика электроэнергии может проходить и больше), то вероятность потери раз в сутки близка к 100%?
А если скажем у вас работает система сбора данных из ста таких устройств? Будет сто сбоев в сутки?
Но даже если траффик меньше, значит сбои будут происходить реже, что ещё хуже, так как найти причину таких сбоев будет крайне сложно. Лучше было сразу уволить программиста с такими кривыми руками

Стек на ДМА в F2/F4 отключаемый (в данном случае он не используется).

Стек в DMA??? Это новость! Всегда считал что в канале DMA может быть FIFO, но никак не LIFO...

Для того, чтоб вероятность потери свести к 0 на время сброса DMA нужно переключать прием на прерывание по RX. Однако, для GSM модема с его логикой это не обязательно, пропусков не наблюдается, для GPS тем более проблемы нет. Мы же работаем с реальными устройствами и знаем как они фунциклируют. Говоря о вероятности ошибки, я допускаю, что существует такой девайс которые не сможет работать через этот драйвер.

Выйдет новая прошивка для вашего GSM-модема, или захотите заложить другой модем, потому что старого уже не купить, и в новой прошивке модем станет немножко по другому слать данные в UART (скажем - с небольшими паузами) и где будет ваше ПО?

Эта идея не просто замена стека, а возможность дать процессору время для сна. В основном это актуально про использовании ОС. просто аппаратный стек эту задачу вообще никак не решает.

По-моему Вы путаете стек с FIFO - это вообще-то совершенно разные вещи. И как раз стандартное FIFO в UART очень хорошо решает эту проблему, снижая частоту RX-прерываний до 14раз.

А может быть, потери в таком случае и не случится? Просто в момент включении DMA будет взведён флажок RXNE, и принятый байт из UARTx->DR благополучно отправится в буфер DMA.
Наверное это можно достаточно просто проверить - принять байт, не вычитывая его, и затем включить DMA.

Потеря может быть не в момент включения, а в момент сброса DMA. Если, как пишет автор, проверить наличие данных в DMA, потом его сбросить, то если байт пришёл между проверкой и сбросом и не успел записаться в память, то он потеряется. Здесь никогда нельзя делать сброс DMA, можно делать только его запрет с последующим разрешением в новый буфер. И если уж работаем через DMA, то только так - тогда никаких обращений к регистру DR UART программно. Всегда нужно помнить: если у канала DMA есть FIFO, то после запрета канала, там могут остаться данные считанные с периферии но не записанные в память.

[AHTOXA]

Потеря может быть не в момент включения, а в момент сброса DMA. Если, как пишет автор, проверить наличие данных в DMA, потом его сбросить, то если байт пришёл между проверкой и сбросом и не успел записаться в память, то он потеряется. Здесь никогда нельзя делать сброс DMA, можно делать только его запрет с последующим разрешением в новый буфер.

Ну так, собственно, сброс - это и есть запрет с последующим разрешением. Не думаете же вы, что кто-то в здравом уме будет делать reset периферийного устройства посреди его работы? От запрета данные не теряются, просто замораживается работа. Запрещаем работу DMA (сбросом бита EN), забираем данные, перенастраиваем указатели, включаем DMA. Если за это время придёт байт в UART, то он не потеряется, а будет принят в новый буфер сразу после включения DMA.

[jcxz]

Ну так, собственно, сброс - это и есть запрет с последующим разрешением. Не думаете же вы, что кто-то в здравом уме будет делать reset периферийного устройства посреди его работы?

Я также думал что никто в здравом уме не будет называть запрет (останов) чего-либо сбросом, а стек - FIFO-буфером

От запрета данные не теряются, просто замораживается работа. Запрещаем работу DMA (сбросом бита EN), забираем данные, перенастраиваем указатели, включаем DMA. Если за это время придёт байт в UART, то он не потеряется, а будет принят в новый буфер сразу после включения DMA.

Именно о таком алгоритме я и говорил. И при этом не должно быть никаких посторонних доступов к приёмному буферу UART помимо DMA, даже когда DMA запрещён.

14 уровневый буфер на USART на сколько я понимаю не снизит частоту возникновений прерываний в 14 раз. А почему должен?

Знаете как работает обыкновенный FIFO UART на других CPU? Он генерит прерывание при достижения метки заполнения буфера (максимум==14байт) или при паузе в приёмном потоке более чем сколько-то бит.

Если как вы предлагаете переключать на новый буфер, то могут произойти потери при переключении буферов, тем более переключить буферы нельзя если не выключить ДМА (по крайней ере так в STM32).

А я что писал?

Есть еще вариант, как можно отработать прерывание IDLE от USART:
- Считать все байты в дугой буфер
- Проверить не нападало ли новых данных и если нападало - выйти без действий
- Если данные не нападало - просто отключить триггер ДМА, сбросить ДМА, проверить RXNE и вытащить из него байт если он там образовался
- Включить триггер ДМА
В данном случае у нас времени на операцию сброса ДМА ~100мкс, на частоте 115200, что практически гарантирует защиту от сбоя.

В Вашем алгоритме я вижу много дыр, но по-моему объяснять бесполезно.....