PCI-E, поскажите кто работал Опции

[shide_3]

здравствуйте. у кого есть опыт работы с PCI-e на FPGA? интересует вопрос возможности DMA. почитав описания корок у Xilinx, я понял что встроенный блок pcie не содержит DMA, его нужно прикручивать отдельно, причем существует только корка dma стороннего производителя.
насколько сложно имплементировать эти корки в проект и связывать между собой (pci и dma)?
и как обстоят с этим дела у Альтеры? честно говоря, некогда изучать описание корки pcie для альтеры, очень много там информации..
спасибо

[0legS]

и как обстоят с этим дела у Альтеры? честно говоря, некогда изучать описание корки pcie для альтеры, очень много там информации..

У Альтеры все зависит от желаемой продуктивности. Есть ядро PCIe (IP Compiler for PCI Express) для QSYS, с красивым интерфейсом Avalon-MM, к этому ядру по тому же интерфейсу подключается DMA (DMA Controller или Scatter-Gather DMA (он же SG-DMA)). Этими DMA можно управлять и с FPGA и с PC (или другого PCIe Root Complex). Все работает без проблем, только PCIe используется не эффективно. Зато не надо самому складывать PCIe пакеты. То есть нужно только сказать какие данные и куда записать (или откуда прочесть).
Для задач, где нужно взять максимально из PCIe, нужно брать ядро не для QSYS а простое с MegaWizard, где придётся пакет самому собирать, самому анализировать кому какой ответ пришёл и т. д. и конечно писать самому DMA, потому что если Вы разберетесь с этим всем то DMA написать конкретно под свою задачу не составит большого труда. (DMA, то есть прямым доступом к памяти будет любая команда на чтения или запись данных инициированных FPGA (End Point лезет в память Root Complex))
Если скорость не требуется и не надо MSI-X, то можете попробовать 1й вариант.

[shide_3]

У Альтеры все зависит от желаемой продуктивности. Есть ядро PCIe (IP Compiler for PCI Express) для QSYS, с красивым интерфейсом Avalon-MM, к этому ядру по тому же интерфейсу подключается DMA (DMA Controller или Scatter-Gather DMA (он же SG-DMA)). Этими DMA можно управлять и с FPGA и с PC (или другого PCIe Root Complex). Все работает без проблем, только PCIe используется не эффективно. Зато не надо самому складывать PCIe пакеты. То есть нужно только сказать какие данные и куда записать (или откуда прочесть).
Для задач, где нужно взять максимально из PCIe, нужно брать ядро не для QSYS а простое с MegaWizard, где придётся пакет самому собирать, самому анализировать кому какой ответ пришёл и т. д. и конечно писать самому DMA, потому что если Вы разберетесь с этим всем то DMA написать конкретно под свою задачу не составит большого труда. (DMA, то есть прямым доступом к памяти будет любая команда на чтения или запись данных инициированных FPGA (End Point лезет в память Root Complex))
Если скорость не требуется и не надо MSI-X, то можете попробовать 1й вариант.

простите, но про MegaWizard в описании корок Альтеры (например http://www.altera.com/literature/ug/ug_pci_express.pdf) ничего не говорится. есть Avalon ST, и есть Avalon MM.
P.S. прошу прощения, avalon st-это видимо оно и есть

Сообщение отредактировал shide_3 - Feb 18 2013, 10:01

[0legS]

простите, но про MegaWizard в описании корок Альтеры (например http://www.altera.com/literature/ug/ug_pci_express.pdf) ничего не говорится. есть Avalon ST, и есть Avalon MM.
P.S. прошу прощения, avalon st-это видимо оно и есть

Говорится-говорится. Например, в таблице Table 1–2. IP Compiler for PCI Express Features на странице "1-3"
Дело в том, что в зависимости от типа ядра (аппаратного HARD IP или программного Soft IP), а также места его использования (MegaWizard, SOPC, QSYS) у вас будет PCIe с разными возможностями (в этой таблице их и посмотрите)
Самим продуктивным и сложным в использовании есть ядро с MegaWizard.

есть Avalon ST, и есть Avalon MM.

Avalon Streaming (Avalon-ST) и Avalon Memory-Mapped (Avalon-MM) это названия интерфейсов
Описание этих интерфейсов найти не сложно.

Сообщение отредактировал 0legS - Feb 20 2013, 15:45