Длинная петля PLL, Расстояние от выхода VCO до входа PLL синтезатора Опции

[VitaliyZ]

Синтезатор на 6 ГГц и электрическое расстояние от выхода VCO(ГУН) до входа PLL синтезатора получается довольно приличное (несколько десятков градусов).
Интуиция подсказывает, что это не должно повлиять на характеристики всего синтезатора.
Что кажут те, кто "давно здесь" ?

[Lonesome Wolf]

Синтезатор на 6 ГГц и электрическое расстояние от выхода VCO(ГУН) до входа PLL синтезатора получается довольно приличное (несколько десятков градусов).
Интуиция подсказывает, что это не должно повлиять на характеристики всего синтезатора.
Что кажут те, кто "давно здесь" ?

Тут важно согласование - при плохом согласовании возможны неприятные эффекты из-за затягивания частоты. Но если у Вас стоит ответвитель, да еще и развязанный, то это влиять не должно - я имею в виду влияние КСВ входа PLL. Если конечно, вариации мощномти не выходят за пределы.

[VitaliyZ]

Спасибо всем отозвавшимся!
Хочется выяснить еще пару моментов:
1. Посоветуйте делитель мощности для организации петли.
Смотрел схему evaluation board для PLL ADF4106, там обычный резистивный делитель.
Сами понимаете, о хорошей разязке и согласовании на таких частотах говорить не приходится.
Требования: - хочется чтобы он был пассивный (неохота лишних помех через цепи питания)
- полоса 4-7 ГГц
- развязка конечно получше чем у резистивного делителя
2. Кто пользуется ADIsimPLL.
Вопрос по структуре сгенерированного активного фильтра: к свободному положительному входу операционника приложено напряжение "Vr". В программе ни слова об этом напряжении. Что они имели в виду? Ведь от этого напряжения будет зависить коэффициент передачи.

[vadimuzzz]

Спасибо всем отозвавшимся!
Хочется выяснить еще пару моментов:
1. Посоветуйте делитель мощности для организации петли.
Смотрел схему evaluation board для PLL ADF4106, там обычный резистивный делитель.
Сами понимаете, о хорошей разязке и согласовании на таких частотах говорить не приходится.
Требования: - хочется чтобы он был пассивный (неохота лишних помех через цепи питания)
- полоса 4-7 ГГц
- развязка конечно получше чем у резистивного делителя
2. Кто пользуется ADIsimPLL.
Вопрос по структуре сгенерированного активного фильтра: к свободному положительному входу операционника приложено напряжение "Vr". В программе ни слова об этом напряжении. Что они имели в виду? Ведь от этого напряжения будет зависить коэффициент передачи.

а почему не нравится резистивный делитель? развязку от КСВ нагрузки должен обеспечить выходной усилитель,а насчет согласования позвольте не согласиться, по-моему 50-омный резистор маленького типоразмера самое надежное согласование а если категорически не нравится резистивные делитель,то 2 слабосвязанные полоски.