Цитата(evg123 @ Feb 26 2013, 16:57)

Но в A7 есть ещё возможность пользоваться HLS (high level synthesis) - давать описания на C/C++. У V6 такого нет.
Впрочем, по user I/O pins V6 eval board выигрывает. Там есть два FMC (HPC и LPC). Но засада в том, что если один коннектор задействуешь, то другой уже бесполезен - конструктивно туда уже ничего не воткнётся.
Возможно, подводный камень в том, что качество разводки приложения на V6 может быть выше чем на A7 из-за стэковой тенологии? V6 это, можно сказать, монолит, а 7-мая серия построена по другой технологии? (Stacked Silicon Interconnect (SSI) Technology)
Вы попробуйте развести один и тот же проект (с напряжными времянками естественно) под V6 и под A7. И сразу всё поймёте. Я вот тоже недавно хотел сэкономить и перетащить свой проект с K7C325T на A7200T.
И сразу понял почему один чип стОит 1500 енотов, а другой - всего 400. В общем, чудес не бывает.