SerDes. Клок в одном банке, данные в другом, ISE не синтезирует. Что предпринять? Опции

[Nivovod]

Есть макетная плата с ПЛИС Kintex7 и есть макетная плата АЦП с последовательным выходом. Проблема в том, что клок с платы АЦП попадает в один банк плис, а сами последовательные данные в другой. Использую ядро SerDes и при синтезе в ISE 14.3 выдается ошибка 1073, указывающая на этот косяк. Как победить проблему?

[Bad0512]

Есть макетная плата с ПЛИС Kintex7 и есть макетная плата АЦП с последовательным выходом. Проблема в том, что клок с платы АЦП попадает в один банк плис, а сами последовательные данные в другой. Использую ядро SerDes и при синтезе в ISE 14.3 выдается ошибка 1073, указывающая на этот косяк. Как победить проблему?

Данных маловато. Какая частота клока? Как передаются данные (SDR или DDR)? На какой тип клоковых пинов заведен клок (MRCC/SRCC или GC) ? Клоковая инфраструктура у Кинтекса довольно хитрая, поэтому возможно несколько разных решений. Всё зависит от исходных данных.