SerDes. Клок в одном банке, данные в другом, ISE не синтезирует. Что предпринять? Опции

[Nivovod]

Есть макетная плата с ПЛИС Kintex7 и есть макетная плата АЦП с последовательным выходом. Проблема в том, что клок с платы АЦП попадает в один банк плис, а сами последовательные данные в другой. Использую ядро SerDes и при синтезе в ISE 14.3 выдается ошибка 1073, указывающая на этот косяк. Как победить проблему?

[Nivovod]

Спасибо за отклики!

Свой serdes я уже сам конечно написал, но он нормально работает до частоты 160МГц, а мне надо 400МГц. Данные идут по обоим фронтам (DDR), по двум каналам одновременно. Клок заведен на SRCC.

[Bad0512]

Спасибо за отклики!

Свой serdes я уже сам конечно написал, но он нормально работает до частоты 160МГц, а мне надо 400МГц. Данные идут по обоим фронтам (DDR), по двум каналам одновременно. Клок заведен на SRCC.

Прочитайте документ ug472. Ключевые слова BUFMR,BUFIO,BUFR.
Все решаемо.