Принципы оптимизации по времени, ресурсам, пропускной способности Опции

[Goose]

Всем доброго времени суток,
недавно увидел в одной из вакансий такие требования, и хотелось бы четко понимать, что имеется в виду:
-понимание принципов оптимизации по времени, ресурсам, пропускной способности;
-опыт разработки высокоскоростных схем (от 100 MHz), timing constraints;

так вот, что это за принципы, и что нужно понимать? (надеюсь на развернутый ответ)

и я уже задавал какой-то подобный вопрос: но когда приходится применять какие-либо тайминг констрейны, кроме указания частоты клоков?
только в асинхронных дизайнах? и чем конкретно отличается разработка схем с тактовой от 100мгц от меньших? - тем что проект может не собраться из-за больших задержек в цепях? каждый раз видя такие формулировки, я чувствую что мне ничего не понятно, поясните пожалуйста.

[yes]

выскажу ортогональную точку зрения - все эти LCELLы SLICEы и прочие VersaTile нужны в малом кол-ве проектов.

если возникают часто, то что-то не так в методологии разработки

у меня, например, больше проблем вызывают задержки в трассировке, чем в логике, и это не только в АЗИКах но и в ПЛИС современных

---------

то есть разработчик прежде всего должен понимать констрейны, настройки тулов, уметь пользоваться тулзами типа Planehead-а, для удовлетворения timing closure

а знание SLICE-ов это конечно не недостаток, но указание как требования свидетельствует о недостаточном понимании самим работадателем процедуры разработки дизайнов

---------

у Xilinx-а свой, не sdc формат констрейнов, в последних версиях они вроде бы сделали конвертор, но я им еще не пользовался