Как объективно сравнить FPGA различных производиттелей ? Опции

[okela]

Пытаюсь оценить ресурсы FPGA различных производителей, но натолкнулся на некоторую путаницу в параметрах.
Например емкость логических элементов у Altera и Xillinx оценивают в логических ячейках (Logic Cells), а у Actel - в системных вентилях (system gates). Я так понимаю, что это совершенно разные единицы. Хотелось бы узнать их соотношения.
И вообще: что хорошего кто может сказать про FPGA от Actel ?

[yes]

и позвольте спросить, чтоже это за зверь System Gates ?

по-моему это настолько абстрактный попугай, что просто смешно

например, PA3E3000 - кто-нибудь здесь верит, что в него влезает дизайн на 3000000 АЗИК гейтов? это при том, что в нем 70тыс ячеек, а остальное "добавляется" за счет памятей, ИО и т.д. в ксайлинсах/альтерах еще хуже - там добавляют DSP блоки, SERDES-ы и пр.

из практики - дизайн на 50К АЗИК гейтов уже с трудом влезает в этот PA3E3000

да и АЗИКи уже лет 10 не меряют в NAND гейтах, так как один и тот же гейт может быть вдвое больше (все определяется выходными транзисторами, то есть fanout-ом и трассировкой, а не логикой/функцией гейта)

[skv]

и позвольте спросить, чтоже это за зверь System Gates ?

по-моему это настолько абстрактный попугай, что просто смешно

например, PA3E3000 - кто-нибудь здесь верит, что в него влезает дизайн на 3000000 АЗИК гейтов? это при том, что в нем 70тыс ячеек, а остальное "добавляется" за счет памятей, ИО и т.д. в ксайлинсах/альтерах еще хуже - там добавляют DSP блоки, SERDES-ы и пр.

из практики - дизайн на 50К АЗИК гейтов уже с трудом влезает в этот PA3E3000

да и АЗИКи уже лет 10 не меряют в NAND гейтах, так как один и тот же гейт может быть вдвое больше (все определяется выходными транзисторами, то есть fanout-ом и трассировкой, а не логикой/функцией гейта)

System Gates (они же системные вентили)- это конфигурационные ключи. На самом деле их количество ни о чем не говорит. И уж конечно никак нельзя сравнивать ПЛИС по этому параметру. Даже разные семейства одного производителя.
По этомк параметру можно сравнивать только ПЛИС одного семейства.

В мою бытность руководителя службы техподдержки представительства MicrosemiSoC (Актел) мне этот вопрос задавали часто.
По опыту могу сказать следующее.
Не пытайтесь сравнивать все параметры, как, например, количество входов LUT.
Для ОЦЕНКИ достаточно сравнить количество абстрагированных блоков LUT+Триггер.
У ПЛИС MicrosemiSoC, за исключением нового семейства SmartFusion2, архитектура иная. Это массив универсальных логических ячеек, которые могут быть сконфигурированы либо как логика, либо как триггер. Поэтому, для создания ячейки LUT+Триггер в ProASIC3 нужно 2,5 логических ячейки.
При этом надо учитывать, что ПЛИС Altera или Xilinx можно заполнить проценов на 70. При большем заполнении нередко возникают пролемы с трассировкой и быстродействием.
ПЛИС MicrosemiSoC можно использовать почти на 100%.

Сравнивать более подробно не имеет смысла, т.к. на степень заполнения будет влиять и сам проект - его архитектура, разрядность шин, соотношение триггеров и логики и т.д.