Блоки ввода-вывода Xilinx, как настроить? Опции

[Val]

Подскажите как настраиваются блоки ввода-вывода у Xilinx для различных уровней сигналов.

[Alexandr]

Для каждого стандарта в/в требуются подключение напряжения Vcco и иногда Vref. Каждый банк ПЛИС имеет несколько контактов Vcco и Vref соединеных внутри между собой. Напряжение Vcco определяется типом необходимого стандарта (см. ниже таблицу для Virtex-E)
Table 2: Compatible Output Standards
Vcco Compatible Standards
3.3 V PCI, LVTTL, SSTL3 I, SSTL3 II, CTT, AGP, GTL, GTL+, LVPECL
2.5 V SSTL2 I, SSTL2 II, LVCMOS2, GTL, GTL+, BLVDS, LVDS
1.8 V LVCMOS18, GTL, GTL+
1.5 V HSTL I, HSTL III, HSTL IV, GTL, GTL+

Некоторые сигналы требуют подачи соответствующих пороговых напряжений Vref.
Номера контактов Vcco и Vref для каждого банка приведены в data sheet на соответствующую микруху в соответствующем корпусе.

[Val]

Для каждого стандарта в/в требуются подключение напряжения Vcco и иногда Vref. Каждый банк ПЛИС имеет несколько контактов Vcco и Vref соединеных внутри между собой. Напряжение Vcco определяется типом необходимого стандарта (см. ниже таблицу для Virtex-E)
Table 2: Compatible Output Standards
Vcco    Compatible Standards
3.3 V    PCI, LVTTL, SSTL3 I, SSTL3 II, CTT, AGP, GTL, GTL+, LVPECL
2.5 V    SSTL2 I, SSTL2 II, LVCMOS2, GTL, GTL+, BLVDS, LVDS
1.8 V    LVCMOS18, GTL, GTL+
1.5 V    HSTL I, HSTL III, HSTL IV, GTL, GTL+

Некоторые сигналы требуют подачи соответствующих пороговых напряжений Vref.
Номера контактов Vcco и Vref для каждого банка приведены в data sheet на соответствующую микруху в соответствующем корпусе.

А можно ли ввести в ПЛИС нестандартный сигнал, и как расчитать значение Vcco и Vref для этого случая?