Какие улучшения нужны для PADS, Опрос Опции

[fill]

Народ сформулируйте пожалуйста какие улучшения (т.е того чего нехватает в данный момент) необходимо сделать на ваш взгляд в маршруте PADS. Результаты опроса будут отосланы на ментор. Для начала надо 5 пунктов сгруппированных по степени важности. Поторопитесь, данные нужны мне до пятницы включительно.
Если даже не успеете, то тоже приму к сведению, но отложу это до следующего раза.

[sh007]

Ещё хотелось бы позамиствовать из PADS Logic в DxDesigner способ обратной анотации результата перестановки пинов в редакторе PCB. (Сам не проверял, но знакомые уверяют, что в PADS Logic это реализовано так как мне хочется)
Дело в том, что в результате обратной анотации меняются номера пинов на схемном элементе, а не имена подключенных цепей. Попробую пояснить в чём проблема. У современных ПЛИС большинство выводов по основной функции (I/O) взаимозаменяемо. Однако помимо оосновной функции у выводов существуют вторая, третья и т.д. функция, с учётом которых рассматривать как взаимозаменяемые эти выводы можно только в условиях конкретного проекта (не только PCB, но и прошивки ПЛИС). Но даже сформировав специфичный для данного проекта список свапируемых пинов, в результате обратной анотации мы получим не вполне корректную схему. Например вывод #=1 имеет функцию IO/ABC, а вывод #=2 имеет функцию IO/CBA. Если для нас в данном проекте вторые функции ABC и CBA неважны, мы свапируем эти выводы, и в результате обратной анотации на схеме получаем, что вывод IO/ABC имеет #=2, а вывод IO/CBA имеет #=1. В дальнейшем, любой инженер изучающий схему, вполне спрваедливо укажет на ошибку. Если же поменять имена подключенных цепей, такой проблемы не произойдёт.

[fill]

Ещё хотелось бы позамиствовать из PADS Logic в DxDesigner способ обратной анотации результата перестановки пинов в редакторе PCB. (Сам не проверял, но знакомые уверяют, что в PADS Logic это реализовано так как мне хочется)
Дело в том, что в результате обратной анотации меняются номера пинов на схемном элементе, а не имена подключенных цепей. Попробую пояснить в чём проблема. У современных ПЛИС большинство выводов по основной функции (I/O) взаимозаменяемо. Однако помимо оосновной функции у выводов существуют вторая, третья и т.д. функция, с учётом которых рассматривать как взаимозаменяемые эти выводы можно только в условиях конкретного проекта (не только PCB, но и прошивки ПЛИС). Но даже сформировав специфичный для данного проекта список свапируемых пинов, в результате обратной анотации мы получим не вполне корректную схему. Например вывод #=1 имеет функцию IO/ABC, а вывод #=2 имеет функцию IO/CBA. Если для нас в данном проекте вторые функции ABC и CBA неважны, мы свапируем эти выводы, и в результате обратной анотации на схеме получаем, что вывод IO/ABC имеет #=2, а вывод IO/CBA имеет #=1. В дальнейшем, любой инженер изучающий схему, вполне спрваедливо укажет на ошибку. Если же поменять имена подключенных цепей, такой проблемы не произойдёт.

Это реализовывать наверняка не будут, т.к расходится полностью с устоявшимися процедурами во всех маршрутах (кроме PADS_Logic-PADS_Layout).
1. В данный момент везде принято менять только номера пинов, это и проще и не приводит к печальным результатам. Если менять имена цепей то представте например нарисована цепь которая разветвляется и подключается к двум пинам, у одного из них произошел swap, тогда помимо изменения имени цепи на отрезке подключенном к этому пину надо еще и отрезать этот отрезок от старой цепи. Т.е обратная аннотация приведет к тому что схему надо будет все равно править вручную дорисовывая цепи (единственный вариант когда можно более менее безболезненно менять имена цепей, это если они не прорисовываются полностью, а только короткими отрезками от пинов и соединение происходит только виртуально по именам).
2. Вы не учитываете что есть еще другие пути реализации процесса FPGA-PCB, например:
- I/O_Designer - swap можно сделать в нем и сгенерить(перегенерить) из него набор символов для схемы и Part для платы
- в I/O_Designer помимо PCB символов (где обычно имена пинов взяты из Datasheet) можно создавать Функциональные символы (где имена пинов это например имена сигналов). Рисуем верхнюю схему на функциональных символах, по ней легко понять логику работы устройства, а под функциональными символами лежат подсхемы нарисованные с применением PCB символов (причем эти подсхемы автоматом генерятся из I/O_Designer) изменение номеров пинов происходит на этом уровне, но с точки зрения понятия логики работы устройства нас это уже не затрагивает, т.к логику работы мы анализируем на уровень выше, а там ничего не меняется.