QSYS, память DDR и два мастера Опции

[Styv]

Привет Всем!

Собираю систему в qsys, состоящую из контроллера памяти DDR и двух моих модулей, которые являются мастерами Аvalon-ММ, которые должны независимо друг от друга обращаться к ДДР.

Если по отдельности каждый модуль работает с ДДР нормально, то при сподключении к ДДР двух модуляй, оба или перестают работать или работают с ошибками.

Как подключать к одному слейву несколько мастеров?

[juvf]

Собираю систему в qsys, состоящую из контроллера памяти DDR и двух моих модулей, которые являются мастерами Аvalon-ММ, которые должны независимо друг от друга обращаться к ДДР.

Если по отдельности каждый модуль работает с ДДР нормально, то при сподключении к ДДР двух модуляй, оба или перестают работать или работают с ошибками.

Я собрал такую систему. Контроллер ддр и два моих Avalon-MM которые независимо работают с ддр, т.е. DMA. Работает, ошибок не наблюдаю. Ни каких мютексов не пользую. Арбитраж сама шина авалон разруливает. Естественно использую сигнал waitrequest на шине.

Как подключать к одному слейву несколько мастеров?

я использовал сигналы шины

Код

    master_address,
    master_readdata,
    master_writedata,
    master_cs,
    master_waitrequest,
    master_byteenable,
    master_write,
    master_read,