плата от trenz, это не отладка, а как бы готовый модуль
ПЛИС + phy +DDR и 2 разъема на пузе
Хотел начать как бы с более простого и бесплатного

, но вопрос даже не в использовании, а в том как так получилось что phy подключенный по 8 проводам, работает по 4 не жалуясь... Кто и в какой момент ему это сказал, есть ли какой то автодетект интерфейса у Phy?
П2. - хорошо... а какие настройки в этих регистрах? где почитать?
П3 - то есть lwip - это сразу работа из DDR? нет возможности программу оставить в BRAME, а все остальное положить в DDR или другие дополнительные брамы?
П4. А он имеет какие то настройки по поводу GMII MII и так далее? То есть у него есть возможности phy ограничить 100 МБитами? И как его этому научить? Или надо его правильно ручками поправить?
С сегментами я вообще не понимаю. Ситуация такая, компилирую проект получаю сообщение, проект в память не лезет. Перекладываю все кроме .text в DDR в линкере, компилится все прекрасно. Нажимаю кнопочку залить в плис, и получаю сообщение что все мои переложенные сегменты не лезут в брам. Это логично, адреса у них за границами брама, но как научить среду правильно заливать проект, и главное как потом сделать прошивку которая все правильно разместит? Загрузчик? А про дебугер можно будет забыть?