Microblaze + Marvell phy + LwIP, вопрос к тем кто поднимал подобную систему Опции

[Golikov A.]

Всем привет, собственно поднимаю езернет на тренцовой платке, Имею спартан 6 с 2 блоками ДДР и phy 88Е1111 от марвела. В плисину запихал EMAClite, инициализировал его и попробовал послать данные в компьютер - все получилось, пакет был левый, но данные я принял.

И вот тут начались вопросы.
1. между spartan и phy идет GMII, в EMACLite есть только MII, и я не понимаю в какой момент и как PHY это просек. Есть какой то режим автоопределения интерфейса, или мне просто повезло? Как сделать везение постоянным?

2. настройка этого marvell, его полную карту регистров можно получить только после подписания договора о неразглашении (что думаю быстро нереально), но вроде бы первые 6 регистров во всех PHY заданы стандартом. Так ли это? Хватит ли для боле менее стандартного начала работы этих 6 регистров?

3. LwIP подключив библиотеку, я получил размер кода 57 КБайт (секция .text) , я что -то сделал не так? Или если связался с этим кодом то сразу надо понимать что придется программу запускать из DDR, что надо писать загрузчик? Я в DDR ничего не могу переложить, линкеру говорю положи туда он соглашается, но при попытке залить прошивку в ПЛИС ругается что сегменты не лезут в память, почему?!

4. LwIP идет в ксалинксе библиотекой, что делать с драйвером phy в этом случае? он какой то стандартный или считается что я настрою phy до запуска LwIP?

не хватает очень диалога с людьми которые это уже сделали... хочется не просто запустить чужой пример, а разобраться в том что твориться внутри проца...

[Golikov A.]

вот я как то читаю про МII GMII RMII и прочее, но однозначного ответа не нахожу Может там в начале идет какая то синхропосылка по которой можно определить какой интерфейс? Главная загадка что MII - это 25 мгц, RMII - 50 МГц, GMII - 125 Мгц, но частоту генерит PHY, то есть пока в голове каша, и ощущение какой то магии%)....

П2 - принято.

П3 - у меня есть запасной вариант на арме рядом с плисом, так что резать ЛВИП точно пока не буду...

п4 - будем искать, ну главное хотя бы запустить... пойду линкер пытать, спасибо за наводки...

не фига не помогло...
грохнул старый елф файл, грохнул скрипт линкерный, сделал новый, скомпилил, пробую залить и на те

ELF file : C:/Projects/TestCore_03/MainProject/Debug/MainProject.elf
ERROR:EDK:3165 - elfcheck failed!
The following sections did not fit into Processor BRAM memory:
Section .jcr (0xA00005B8 - 0xA00005BB)
Section .eh_frame (0xA00005B4 - 0xA00005B7)
Section .data (0xA0000408 - 0xA00005B3)
Section .rodata (0xA0000010 - 0xA0000401)
Section .dtors (0xA0000008 - 0xA000000F)
Section .ctors (0xA0000000 - 0xA0000007)

Try using the linker script generation tools to generate an ELF that maps
correctly to your hardware design.
Programming the FPGA failed due to errors from elfcheck

что-то заливальщику чтоли надо сказать...