ISERDES, Virtex-6, проблема с тактами Опции

[dm.pogrebnoy]

Всем привет. Возник вопрос, откуда брать CLKB для SerDes в Virtex-6. Он должен быть инвертирован относительно CLK, а CLK я подаю с BUFIO. В даташите пишут:

High-Speed Clock Input - CLKB
The high-speed secondary clock input (CLKB) isused to clock in the input serial data
stream. In any mode other than MEMORY_QDR, connect CLKB to an inverted version of
CLK. In MEMORY_QDR mode CLKB should be connected to a unique, phase shifted
clock. See ISERDESE1 Clocking Methods.

SerDes настраиваю в режиме DATA_RATE = DDR, INTERFACE_TYPE = NETWORKING.

Есть подозрение, что в DDR режиме нужно тактироваться от MMCM, так ли на самом деле?

[dm.pogrebnoy]

Может тогда кто-нибудь предложит как десериализовать в 4 потока данные с АЦП в DDR используя BUFIO/BUFR, а то с ISERDES не заладилось как-то.

PS. Кажется есть возможность инвертировать такт внутри сердеза, сейчас буду пробовать.

[AJIEKCEu]

Может тогда кто-нибудь предложит как десериализовать в 4 потока данные с АЦП в DDR используя BUFIO/BUFR, а то с ISERDES не заладилось как-то.

PS. Кажется есть возможность инвертировать такт внутри сердеза, сейчас буду пробовать.

А вы пробовали просто инвертировать CLK?
Типа:

Код

CLKB <= not CLK;

У меня понимает (правда режим работы ISERDES'а - другой).