Xilinx GTP Transciever IP Core, как его использовать? Опции

[count_enable]

Только начал работать по-серьезному с плис, первый раз работаю с IP Core generator. Хочу сделать симметричный приемопередатчик на Spartan 6, чтобы передавать данные между двумя FPGA.
Сгенерированный проект выглядит так:


В даташите сказано что генерируется к этому еще и тестбенч. Где же он? В топ-модуле есть дженерики EXAMPLE_USE_CHIPSCOPE и EXAMPLE_SIMULATION, но даже установленные в 1 в ISIMе не дают никакого эффекта. Что я должен увидеть?
Как я понял, s6_gtpwizard_v1_11 и есть главный враппер корки, с сигналами к которым я должен подключать свой дизайн.

Простите за нубские вопросы, но больше спросить некого. Есть куча материала по VHDL/Verilog, но по использованию софта и готовых IP-cores ничего другого кроме Xilinxовых пдфок нету. А они не очень понятны, увы.

[count_enable]

Cпасибо, тестбенч нашелся в s6_gtpwizard_v_1_11\simulation.
Но проблема в другом. В тестбенче есть простой генератор строк для передатчика и компаратор строк для приемника. И переданные данные не сходятся с принятыми вообще никак. Я и менял порядок битов (большой и маленький эндиан), и так, и сяк - в оригинальном тестбенче не сходятся данные и все.
Передаются верно только K-chars "F7". Если передавать сами нули, приходит "2b2b2b2b" для 32-битного слова. Как это расшифровать? В документации ничего не сказано, написано только о порядке передачи байт.