NCO генератор и смесители Опции

[Vital_100]

Не мог бы кто-нибудь подсказать или посоветовать, стоит ли игра свеч, в реализации генератора NCO и соответственно двух смесителей, для получения квадратурного сигнала. Иначе говоря, необходимо получить, разложить сигнал на sin и cos составляющие! Насколько проблемна задача, стоит ли браться за ее реализацию на ПЛИС (Альтера например)? Много ли объема занимает эта штука в логике?
Если у кого есть реализации был бы очень благодарен за пример, или хотя бы советы!
(Сижу в жутком цейтноте и кроме того плата спаяна уже. разрабатывать в виде каких-то других реализаций не имею возможности, плату не я разрабатывал!)
Спасибо!

[kst]

...стоит ли игра свеч, в реализации генератора NCO и соответственно двух смесителей, для получения квадратурного сигнала...

Однозначно стоит. Только так и делаю.

Насколько проблемна задача, стоит ли браться за ее реализацию на ПЛИС (Альтера например)? Много ли объема занимает эта штука в логике?

Не сильно проблемна. Все упирается в требуемые характеристики. Объем занимаемых ресурсов зависит опять же от требуемых характеристик, скорости поступления данных и требуемого коэффициента децимации.
Реализация варианта DDC (Digital Down Conderter), когда на один период опорных сигналов (sin и cos) приходится 4 выборки, вообще смешной до коликов. Основная нагрузка - это фильтры. При фильтрах девятого порядка с единичными коэффициентами и разрядностью входного сигнала 12 (CIC фильтры не использовались) - около сотни логических элементов на такой микросхеме, как EP1K100 (Acex1K). Но могу соврать, так как было давно.
Последний вариант планировался по-честному (NCO, CORDIC, фильтры). Около 400-500 логических элементов.

Если у кого есть реализации был бы очень благодарен за пример, или хотя бы советы!

Реализацию сложно, советы можно

[Serega_YSV]

Реализация варианта DDC (Digital Down Conderter), когда на один период опорных сигналов (sin и cos) приходится 4 выборки, вообще смешной до коликов. Основная нагрузка - это фильтры. При фильтрах девятого порядка с единичными коэффициентами и разрядностью входного сигнала 12 (CIC фильтры не использовались) - около сотни логических элементов на такой микросхеме, как EP1K100 (Acex1K). Но могу соврать, так как было давно.
Последний вариант планировался по-честному (NCO, CORDIC, фильтры). Около 400-500 логических

Интересует вопрос синхронизации NCO, точнее, по какому алгоритму производить выделение ошибки синхронизации с несущей (чтобы меньше ресурсов потребовалось)???