Помогите разобраться с PLL, DCM и clock_generator Опции

[aabmail]

Здравствуйте! Подскажите пожалуйста, куда копать.

Работаю с Spartan6-150. Мне нужно создать дополнительный внутренний генератор на 200 МГц. Если добавить еще один выход в clock_generator, то проект не всегда разводится (timing constraints were not met). Предполагаю, что мне нужно грамотнее использовать clock resources.

Открыл PlanAhead, вижу, что все источники CLK (5 шт) расположены в одном DCM, хотя в кристалле всего имеется 6 DCM и 12 PLL. Т.о. 5 DCM и 12 PLL пустуют. Как их грамотно задействовать? Из каких соображений следует устанавливать дополнительные буфера BUFG? Еще меня сильно смущает то, что если открыть EDK и войти в настройки clock_generator, то там предоставлен выбор всего из 2-х DCM и 4-х PLL (а не 6 и 12 соответственно) .

Заранее благодарен.