ADC -> FPGA -> Ethernet Опции

[doom13]

Имеется: ADC (100 МГц, 4 канала), FPGA, Ethrnet PHY. Необходимо осуществить приём данных от АЦП и передачу их по Ethernet.
Для приёма-передачи по Ethernet используется Nios + SgDMA_MEMtoST + SgDMA_STtoMEM + TSE. Вопрос - каким образом лучше организовать приём данных с АЦП с максимальной скоростью и передать их по Ethernet. Видится вариант решения задачи следующим образом:
1. Создать собственный модуль для приёма данных с АЦП и их преобразования в Avolon ST (ADC_to_AvalonST)
2. Далее забираем данные с помощью SgDMA Stream->Memory (SgDMA_STtoMEM) и записываем в память
3. При помощи SgDMA Memory->Stream (SgDMA_MEMtoST) передаём данные из памяти на TSE

ADC_to_AvalonST => SgDMA_STtoMEM => Memory => SgDMA_MEMtoST => TSE

[Копейкин]

Пусть данные АЦП 8-битные.
Тогда: 100МГц х 4канала х 8 = 3,2 ГБит/сек.
Нет-ли ошибки?
Или передаются накопленные за ограниченный период данные?

[doom13]

Пусть данные АЦП 8-битные.
Тогда: 100МГц х 4канала х 8 = 3,2 ГБит/сек.
Нет-ли ошибки?
Или передаются накопленные за ограниченный период данные?

На данном этапе это не принципиально, будут ещё DDC-конверторы стоять, задача запихнуть данные в TSE которым рулит Nios, чтобы не сильно грузить процессор при использовании максимально возможной частоты АЦП.

И какую же скорость передачи нужно обеспечить? И что будет принимать такой поток?

Скорость до 1Gb/s, передаваться будут не все данные, пока расчёт идёт на максимально возможную скорость.

Лучше так: ADC_to_AvalonST => udp_tx_offload => TSE. Это упрощенная схема, более полная выглядит так:

Код

Nios II Processor => On-Chip FIFO Memory |
                                         |Avalon-ST Multiplexer => TSE
    ADC_to_AvalonST => udp_tx_offload => |

Компонент "udp_tx_offload" находится папке "IP" проекта "sdr400cpu_ng". vadimuzzz, автор проекта, выложил его в этой теме.

Спасибо, буду пробовать.