ADC -> FPGA -> Ethernet Опции

[doom13]

Имеется: ADC (100 МГц, 4 канала), FPGA, Ethrnet PHY. Необходимо осуществить приём данных от АЦП и передачу их по Ethernet.
Для приёма-передачи по Ethernet используется Nios + SgDMA_MEMtoST + SgDMA_STtoMEM + TSE. Вопрос - каким образом лучше организовать приём данных с АЦП с максимальной скоростью и передать их по Ethernet. Видится вариант решения задачи следующим образом:
1. Создать собственный модуль для приёма данных с АЦП и их преобразования в Avolon ST (ADC_to_AvalonST)
2. Далее забираем данные с помощью SgDMA Stream->Memory (SgDMA_STtoMEM) и записываем в память
3. При помощи SgDMA Memory->Stream (SgDMA_MEMtoST) передаём данные из памяти на TSE

ADC_to_AvalonST => SgDMA_STtoMEM => Memory => SgDMA_MEMtoST => TSE

[iosifk]

Имеется: ADC (100 МГц, 4 канала), FPGA, Ethrnet PHY. Необходимо осуществить приём данных от АЦП и передачу их по Ethernet.

Если можно, то ответьте на мой вопрос: зачем Вам в данном случае нужна именно ПЛИС? Ведь задача получения данных от АЦП вполне тривиальна и ДМА есть в любом микроконтроллере. Стык с Ethrnet - гигабитный МАС - тоже не проблема. А уж обработка данных для Ethrnet в быстром процессоре всяко будет быстрее и дешевле, чем в ПЛИС...
Так зачем же идти по дорогому и трудному пути?

[doom13]

Если можно, то ответьте на мой вопрос: зачем Вам в данном случае нужна именно ПЛИС? Ведь задача получения данных от АЦП вполне тривиальна и ДМА есть в любом микроконтроллере. Стык с Ethrnet - гигабитный МАС - тоже не проблема. А уж обработка данных для Ethrnet в быстром процессоре всяко будет быстрее и дешевле, чем в ПЛИС...
Так зачем же идти по дорогому и трудному пути?

Если я правильно Вас понимаю, Вы имели в виду использование FPGA + DSP. FPGA принимает данные от АЦП, далее процессор выплёвывает их в Ethernet (АЦП –100 МГц, 4 канала, 16 бит, DDR LVDS интерфейс по 2 линии на канал, общий frame clock и bit clock). Но на плате не предусматривается использование DSP. Вообще разрабатывается прототип платы с 4-мя такими АЦП, и, при использовании максимально возможной частоты АЦП, Ethernet не сможет прокачать такой поток данных:

16 * 4 * 4 * 50MHz = 12.8 Gb/s

Предусматриваются ещё оптоволоконные трансиверы для использования АЦП на максимальной частоте.
Ethernet ставится с целью возможности замены старой системы с расчётом на максимальный поток данных:

16 * 4 * 4 * 1,28 MHz = 327.68 Mb/s

Или

(16 * 2) * 4 * 4 * 1.28 MHz = 655.36 Mb/s (комплексные данные)