Cortex-M3 + Altera (StratixIV, ...), Кто-нибудь работал с такой конфигурацией? Опции

[Kopart]

Подскажите по своему опыту:
- Есть в природе что-то подобное evaluation board для такой конфигурации
- Есть ли у кого оценка площади Cortex-M3 в StratixIV или в другой FPGA Altera

Или кто уже работал с Cortex-M3 напишите о своем опыте.

Нужно правильно выбрать develepment board со StratixIV (или ...) , чтобы туда влезла существенная DSP часть и в последствии сам Cortex-M3.

Сообщение отредактировал NiOS - Jun 16 2013, 16:50

[DASM]

"только М1, который бесплатно распостраняется для ВУЗов. М0 также распостраняется в ВУЗах, но на нем студентов учат синтезу и топологии, в интернете доступны лабораторки с обучением на М0 по маршруту cadence и synopsys. Речь идет об американских ВУЗах ессно )" А что из этого можно найти в Инете в образовательных целях ессно ? Не довелось учиться в американском ВУЗе увы.

Методом дедукции - Кортекс М0 - 12000 sys gates (из 500.000 в Xilinx S3E500) всего лишь. M1 - 4500-7000 tiles в Actel. Tile в нем простой, я насчитал 17 gates http://www.actel.com/kb/article.aspx?id=SL1007
По M3 - по площади кристалла можно глянуть http://www.microsemi.com/images/soc/produc...vice_layout.jpg (MSS+DDR - это оно, остальная площадь - это ФПГА на 50 000 лог блоков)
Вообщем немного занимает.