STM32F051K8 и PLL, Забавное поведение Опции

[haker_fox]

Добрый день, коллеги!

Сегодня столкнулся с интересным поведением сабжевой микросхемки. К ней подцеплен внешний кварц 12 МГц с кондёрами. Всё по даташиту. На частотах до 36 МГц (множитель PLL равен 3) всё работает прекрсано. Если выставить множитель 4, то получаем частоту шины 48 МГц. В даташите сказано не превышать этого значения. Но в том-то и дело, что на этой частоте виден срыв генерации. Т.е. на телескопе (простите, осциллографе) видна синусоида, временами (очень короткими) просто исчезающая. Соответственно и вывод текста по последовательному порту прерывается, что подтверждает показания телескопа... Вопрос: кто-нить сталкивался с таким поведением? Корпус, на всякий случай, QFN. Да, еще по SWD микра перестаёт "видется". Спасает только выпаивание кварца и перепрошивка проги с меньшим делителем.

Мне конечно не критично, можно поделить кварцевую частоту на 2, и умножить на 7, т.е. гонять проц на 42 МГц, но интересно выяснить, что это. В еррате - тишина.

Спасибо!

[haker_fox]

А SWD у вас с ресетом? Или только SWCLK/SWDIO?

Да, с ресетом. У меня J-Link, там все сигналы...

Если память не изменяет - на один из битов в option bytes. Видать один из более других битов этих байтов случайно переписан, проц залочился...

Нет, те регистры точно не переписывались. Там бит nBOOT1 с завода равен единице. В мануале написано, что бит BOOT1 равен инверсному значению бита nBOOT1. Таким образом, в загрузчик он должен входить... т.е. BOOT1 = 0, BOOT0 = 1;

Нет, а в бут-то он входит. Ведь утилитка не сообщает о том, что устройство не отвечает. Да и по миганию светодиодов на платке последовательного порта видно, что МК отвечает.