Spartan6 и его PLL Опции

[zemlemer]

Добрый день. У меня возникла проблема при генерации клоков внутренней pll spartan-на 6-го. Дано: входная частота на spartan - 8 МГЦ. Эта частота через BUFG подается на клоковый вход PLL_BASE. Коэфф. умножения - 6.
Из PLL_BASE выходят 3 сигнала: 2 по 48Мгц (с делением на 1) и один - 24МГц (с делением на 2). CLKFBOUT и CLKFBIN соединены напрямую. Квждый из 3-х клоковых выходов проходит через BUFG. В spartan3 такая схема вполне работала, там, правда, использовался DSM. Тут я получаю ругань MAP-а

CODE

ERROR:Place:1205 - This design contains a global buffer instance, <DSP_CLKBUF>, driving the net, <Clk48MOut_OBUF>, that is driving the following (first 30) non-clock load pins off chip. This design practice, in Spartan-6, can lead to an unroutable situation due to limitations in the global routing. If the design does route there may be excessive delay or skew on this net.

с последующим предложением использовать ODDR2. Есть ли у кого-то соображения как избавиться от этой ошибки? Если не сложно, может кто поделится примером простого умножения частоты на spartan-6. Спасибо.

[vitalinea]

... Дано: входная частота на spartan - 8 МГЦ. ...

У Spartan-6 минимальная допустимая входная частота для PLL -- 19 MHz.

[zemlemer]

У Spartan-6 минимальная допустимая входная частота для PLL -- 19 MHz.

Даже если так, то MAP все равно должен был собраться. А тут вылетает......

[Dr.Alex]

К сож. примера на этом компе нет, может быть завтра дам.
А пока посоветую просто делать то, что предлагает ISE. Я ещё помню, как сам всё это делал именно так.. :-))
Хочет ODDR2, так поставьте. Потом наверное ещё что-то попросит, ну, за несколько итераций управитесь.. :-))