Zynq-7020 + AXI4Stream, Как из PL организовать доступ к DDR Опции

[pepelats]

Здравствуйте!

Очень нужна помощь. Разбираюсь с платой Zynq-7000 ZC702. Возникла необходимость написать простую корку которая будет работать с массивом данных. Например одномерный массив умножить на другой одномерный массив и получить на выходе третий массив. Причем данные в PL должны передаваться с PS и после обработки возвращаться обратно. Для подключения к PS планируется использовать AXI-HP port. Данные должны храниться в DDR. Корку написал на Vivado HLS, интерфейсы использовал AXI4Stream.

Теперь в Vivado пытаюсь подключить данную корку к PS. Какие корки я должен использовать чтобы организовать нужный мне обмен данными? Если я правильно понял, то надо использовать AXI DMA. Можно ли как то по другому организоваться обмен данными между PS-DDR-PL через HP порт и какой интерфейс при этом должна использовать моя корка (AXI4Stream или что то другое)?

[DASM]

У ксайлинкса должно быть что то навроде AXI transaction controller. Вот на него процы вешаются через
DDR Bridge, а FPGA через DDR FIC (fabric interface controller).В фпга надо создать AXI Master и общаться с памятью по этой цепи — Fpga AXI Master, DDR FIC, AXI transaction controller, DDR controller. В Smartfusion так. Не думаю, что у ксайлинкса иначе, тем более тут ARM первая скрипка, ксайлинкс только подчиняется шинам, разработанным АРМ. У вас своя плата ?