Генератор синуса на FPGA Altera Опции

[Porty]

Добрый день

Для проверки 18 ультразвуковых трактов нужен любой точный (побочные гармоники не более -110дб) генератор отсчётов синусов произвольной частоты внутри ПЛИС с периодом не кратным целому числу и степени двойки. Поэтому заранее рассчитанная таблица в памяти не пригодна. Частота дискретизации от 100кГц до 500кГц. Как проще сделать?
Теорию прямого цифрового синтеза я знаю, и примерно представляю как реализовать, но вряд ли я сделаю чистый синус сразу затратив минимум времени и хотелось бы сразу получить результат т.к. это нужно исключительно для отладки (Подставить вместо АЦП в качестве источника сигнала).

ПЛИС - Аltera Cyclon II 20k
Разрядность 16 бит целые.
Частота дискр. от 100 до 500кГц.

Какие есть готовые решения для создания такого генератора?
Или как самому быстро накидать достаточно точный генератор?
Есть готовые компоненты в Квартусе для генерации синуса или реализующую функцию синуса?

Заранее спасибо.

Сообщение отредактировал Porty - Aug 29 2011, 12:34

[anatolich]

Вот мой пример
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.numeric_std.all;

entity sinnw is
port (
clk : in std_logic;
reset : in std_logic;
en : in std_logic;
sine : out std_logic_vector(13 downto 0));

end sinnw;

architecture behave_sine_cos of sinnw is

signal sine_s : unsigned(13 downto 0);

begin -- behave_sine_cos

registers: process (clk, reset)
variable y_1, y_2, sine_m : integer;
variable sine_d : integer;

begin -- process registers
if reset = '0' then -- asynchronous reset (active low)
y_1 := 0;
y_2 := -103;
sine <= "00000000000000";
elsif clk'event and clk = '1' then -- rising clock edge
if (en = '1') then
sine_d := 16383*y_1;
sine_m := sine_d/8192-y_2;
y_2 := y_1;
y_1 := sine_m;
sine_s <= to_unsigned(sine_m,14)+ 8192;
sine <= std_logic_vector((sine_s)); --
end if;
end if;
end process registers;

end behave_sine_cos;

Но только синтезится без встроеного умножителя, поэтому 170 логических элементов
Квартус пишет