Проблемы с интерфейсом Aurora, Xilinx Опции

[TRILLER]

Здравствуте.
История такова: соединили 2 платы с 6-ми виртексами авророй, используя example - проблем не возникло. Однако стоило вставить аврору в боевой проект, с более-менее заполнеными кристаллами, и всё сломалось. То линии не поднимаются(используем 4), то channel_up неустойчив. Пробовали как версию 7.2 с AXI, так и 4.2 Native. Причём делали вдвоём с коллегой независимо.
Излазил всё схему в поисках асинхронщины, 100 раз проверил все констрейны, однако результат нулевой.
Может кто-нибудь сталкивался с подобными проблемами и знает, куда смотреть? Буду благодарен за любую помощь..

[RobFPGA]

Приветствую!

Зрите в корень - то есть в питалово - очень может быть что при заполненой FPGA источники шумят а это естетственно не нравится PLL отсюда и срывы. Еще помотрите что и как у вас заводится на клоки MGT. Нет ли там мусора при работе "боевого" проекта.

Успехов! Rob.

[akorud]

У нас (правда на 7-й серии) помогла генерация новых Transceiver wrapper - то, что генерировала Aurora работало на ES чипе на dev board, а на production - так себе.
А вообще сгенерируйте и запустите IBERT - он вам всю правду расскажет.