диоды в CMOS IO, которые на землю/питание делаются специально, или это побочный эффект технологии (и еще про ESD вопросы) Опции

[yes]

чего-то я не могу понять, забыл/не знал как эти диоды привязываются к затворам транзисторов

интересует для ASIC IO cell-ов для мелких технологий 90нм и ниже

это возникло в связи с интересом по поводу ESD характеристик ячейки

то есть более полный вопрос - какие там еще возникают конденсаторы ну и вообще как можно анализировать ESD

как устроены ESD CLAMP ячейки (которые на питание вешаются)

------------------------------

вообще, каким образом оценивается ESD для группы ножек, то есть некоторое количество IO ячеек, несколько ESD CLAMP и CUT-ы по бокам

видел когда-то апп. ноту, но тогда не обратил внимания, а сейчас найти не смог

[Losik]

1) ESD должно расчитываться на уровне чипа. Если на входе используется диодная пара то использование клампа обязательно, иначе у вас будут проблемы с защитой между входом и землей по положительному импульсу. ( положительный заряд попадая на шину питание, через диод защиты, уходит через кламп на шину земли). При малом количестве клампов они не смогут пропустить весь заряд со входа не вызвав повышения напряжения выше пробивного.
2) если вы используете стандартные площадки для защиты, обычно фабрика указывает правила использования. Например Пара площадок VDD VSS должны находиться рядом и указывается максимально допустимое расстояние между такими парами.
про индуктивность и емкость: все не однозначно и трактуется с позиции достаточности. если 1 кламп сможет пропустить весь ток от импульса 2кВ то зачем их ставить больше?
3) это все поставляется фабрикой, комплектация зависит от их лени. ESD защита плохо моделируется, не все нормально ее характеризуют. Но если вы используете их площадки(а не свой кастомный вариант) то они гарантируют их ESD защиту.
Возьмите любой процесс и посмотрите ESD описание, для разных процессов числа разные. Для оценки - напряжения пробоя затвора в два раза больше напряжения питания(это правило соблюдается почти для всех cmos процессов). Если транзистор 1 вольтовый, напряжение пробоя будет около двух вольт.
4)при моделировании клампа учитывается паразитный биполярный транзистор по подложке.