реклама на сайте
подробности

 
 
> не запускается DDR3 на ките КС705
ovs_pavel
сообщение Jul 9 2013, 12:15
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 275
Регистрация: 19-05-06
Пользователь №: 17 249



День добрый. Есть кит КС705. На нем SODIMM на основе м/сх DDR3. С помощью MIG`а сгенерил корку. Взял из нее пример (example_top) вставил traffic_gen и все скомпилил. Предварительно ввел все констрейны с ucf файла. Но заветный сигнал calib_init в единицу так и не идет. Возникает вопрос почему?

Частота ui_clk (200 МГц) и сигнал ui_reset - формируются.

Не понимаю почему не запускается, т.к. сделал все как описано в доке.

Сейчас с помощью chip_scopa пытаюсь вывести сигналы, но не получается. Не знаю как подключить например сигнал ras, он задается как:

assign out_ras_n = mem_dq_out[48*RAS_MAP[10:8] + 12*RAS_MAP[5:4] + RAS_MAP[3:0]];

и в chip_scope совсем не виден. Подскажите с чего начать смотреть.
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
KPiter
сообщение Jul 9 2013, 19:22
Сообщение #2


Частый гость
**

Группа: Участник
Сообщений: 84
Регистрация: 22-09-06
Из: NN
Пользователь №: 20 592



работает ли готовый из референс дизайна .bit файл на плате? Проверте, что у вас в xdc есть:
#------------------------------------------------------------------------------------------
# Internal VREF constraints
#------------------------------------------------------------------------------------------
set_property DCI_CASCADE {32 34} [get_iobanks 33]

Сообщение отредактировал KPiter - Jul 9 2013, 19:23
Go to the top of the page
 
+Quote Post
ovs_pavel
сообщение Jul 10 2013, 05:29
Сообщение #3


Местный
***

Группа: Свой
Сообщений: 275
Регистрация: 19-05-06
Пользователь №: 17 249



Цитата(KPiter @ Jul 9 2013, 22:22) *
работает ли готовый из референс дизайна .bit файл на плате? Проверте, что у вас в xdc есть:
#------------------------------------------------------------------------------------------
# Internal VREF constraints
#------------------------------------------------------------------------------------------
set_property DCI_CASCADE {32 34} [get_iobanks 33]


Вот эту опцию (DCI Cascade) я даже не включал. Просто указал Internal Termination Impedance = 50. Хотя в ucf-файле всего проекта нашел такой вот констрейн:
CONFIG DCI_CASCADE = "33 32 34";
Go to the top of the page
 
+Quote Post
ovs_pavel
сообщение Jul 10 2013, 12:48
Сообщение #4


Местный
***

Группа: Свой
Сообщений: 275
Регистрация: 19-05-06
Пользователь №: 17 249



После того, как в констрейнах прописал эту опцию - CONFIG DCI_CASCADE = "33 32 34";
через раз стала проходить калибровка, т.е. в тестовом проекте выставляется сигнал окончания калибровки и инициализации памяти. Но очень нестабильно, т.е. например из 3-5 включений выключений калибровка проходит лишь раз. Может необходимо уменьшить частоту шины (хотя в примере ее выставляют 800 МГц)? Или что-то сделать еще необходимо?
Go to the top of the page
 
+Quote Post
ovs_pavel
сообщение Jul 25 2013, 05:20
Сообщение #5


Местный
***

Группа: Свой
Сообщений: 275
Регистрация: 19-05-06
Пользователь №: 17 249



Утро доброе коллеги. В продолжение экспериментов с платой Kintex-7 и контроллером DDR3. Взял и понизил частоту шины памяти с 800МГц до 400МГц. Калибровка проходит всегда. Видимо 800МГц - для этой платы работает что-то на пределе. А кто-нибудь покупал данную отладочную плату? И есть ли подобная проблема?
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 23rd July 2025 - 11:45
Рейтинг@Mail.ru


Страница сгенерированна за 0.01372 секунд с 7
ELECTRONIX ©2004-2016