Цитата(serg_k1 @ Jul 25 2013, 15:57)

допустим нужно взвести по переднему фронту частоты , а сбросить по заднему.
мало того . иногда (это , конечно, неправильно так делать) просто один и тот же always @(posedge clk ) написан в разных местах. ну так получилось. и это та же ошибка.
Это распространенная ошибка.
В проекте есть входные сигналы, работающие на своих частотах. Но они всегда ниже, чем внутренняя системная частота в проекте. Все входные сигналы переводятся в клоковый домен системной частоты и там происходит обработка. Как это делается? Найдите у меня на сайте "Краткий Курс", главу CDC.
А вот сбрасывать триггер по заднему фронту тактовой частоты можно только в том случае, если сам триггер это умеет делать. Но в FPGA таких триггеров нет. Так что тут компилятор не перехитрить...
Просто Вам надо пересмотреть саму методику ведения проекта. В этом Ваша ошибка, а не в "always @(posedge clk ) написан в разных мест"..
Удачи!