Описание временных ограничений между двумя ПЛИС, Проблема понимания Tsu/Th Опции

[DENth]

Добрый день!

Имеется проект, в котором есть необходимость в передаче сигналов переноса сумматора из одной ПЛИС в другую. То есть в обеих микросхемах реализованы сумматоры, которые работают одновременно и обмениваются сигналами переноса. Обе ПЛИС находятся на одной печатной плате и тактируются с одного генератора.

Вопрос - как описать временные ограничения? Изучение статей КиТ Synopsys Design Constraint отчасти облегчило задачу. Но остался абсолютно не ясным вопрос о Tsu, Th при описании данного вида Source Synchronous интерфейса. Если при описании всякого рода ЦАП и АЦП берутся из документации, то как быть в этом случае?

Благодарю всех откликнувшихся!

[bogaev_roman]

Вопрос - как описать временные ограничения? Изучение статей КиТ Synopsys Design Constraint отчасти облегчило задачу. Но остался абсолютно не ясным вопрос о Tsu, Th при описании данного вида Source Synchronous интерфейса. Если при описании всякого рода ЦАП и АЦП берутся из документации, то как быть в этом случае?

Ну измерьте сами время распространения сигнала по плате и потом прописывайте в ограничениях .
Теперь к сути:
1. Ваш сигнал переноса я так понял не стробируеся никакой частотой, а идет в чистом виде?
2. На входе/выходе ПЛИС на этот сигнал стоят регистры или это в чистом виде комбинаторика?
3. Частоты и стандарт?