Констрейны ввода ввывода, Помогите с констрейнами Опции

[Fynjisx]

Привет Всем. Сделал SPI модуль для связи CIII с АЦП AD7457. Охота проверить времянки. Опыта в написании констрейном ввода/вывода - ноль. Помогите написать констрейны для тайминговой диаграммы представленной на рисунке. Кстати, попутный вопрос SCLK сделал на обычном счетчике делителе и вывел на обычный пин IO ПЛИС. Надо ли внутри плис делать эту линию GLOBAL?
Да и ещё, имеется ли в ModelSim возможность посмотреть реальные задержки после Квартусовского размещения компонентов?

Эскизы прикрепленных изображений

 

[krux]

можно через Assignment editor, а можно и в самом верилоге, например так:

Код

    wire Dout;
    (* altera_attribute = {"-name FAST_OUTPUT_ENABLE_REGISTER ON"} *) reg oe_reg;
    (* altera_attribute = {"-name FAST_OUTPUT_REGISTER ON"} *) reg out_reg;
    (* altera_attribute = {"-name FAST_INPUT_REGISTER ON"} *) reg in_reg;
    assign Dout = (oe_reg) ? (out_reg) : 1'bz;

Ну как...ммм... все клоки регистров я так понимаю по ней идут...

вы обрабатываете данные на той же частоте, на которой работает SPI?

[Fynjisx]

вы обрабатываете данные на той же частоте, на которой работает SPI?

обработка данных ведется на тактовой clk получаемой с выхода pll - 50 MHz. Я "ловлю" спад SCK и этот спад служит разрешающим для записи в приемный буфер очередного бита с линии. Ну а сам этот приемный буфер тактируется от clk.