LVDS дифф. терминация входов для Virtex-7, Как работает кто знает? Опции

[MegaVolt]

Собственно вопрос вот из чего возник.

Если читать мануалы для для входов есть несколько типов терминации:

ug471_7Series_SelectIO.pdf

1. стр25. DCI split-termination задают одновременно половину питания и заданное сопротивление обычным резистивным делителем по 2Rterm. Но в списке поддерживаемых стандартов в табл 1-2 нету LVDS

2. использование опции DIFF_TERM которая задаёт некий дифф резак без использования DCI. Причём для работы требует правильного питания банка. Только вот не очень понятно задаёт ли эта опция постоянное смещение на входах.

Собственно кто знает как подать AC-coupled LVDS на плисину? Нужно ли задавать внешним делителем смещение по постоянке или можно как то внутренними силами плисины?

[krux]

раньше в virtex-4-5 был IBUFDS_LVDSEXT_25_DCI. "Подвязывал" входы по постоянке. Неужели в 7 серии его не стало?
видимо, теперь придется делать как на стр. 91 в ug471

[MegaVolt]

раньше в virtex-4-5 был IBUFDS_LVDSEXT_25_DCI. "Подвязывал" входы по постоянке. Неужели в 7 серии его не стало?
видимо, теперь придется делать как на стр. 91 в ug471

Пичалька ((
IBUFDS_LVDSEXT_25_DCI нету
А схема на стр.91 тоже малость странная. Почему дифф. сопротивление внешнее а не внутреннее. Его то можно сделать внутренним?

[krux]

А схема на стр.91 тоже малость странная. Почему дифф. сопротивление внешнее а не внутреннее. Его то можно сделать внутренним?

Сложно сказать.
Из опыта - в xilinx могли опять налажать со стандартами, как это было с LVPECL, и /*Vanga mode on*/,например, при включении LVDS_DIFFTERM сигнал стандарту соответствует не полностью, а лишь частично, поэтому им приходится рисовать всякие кривые схемы... /*Vanga mode off*/