спасибо. сделал на верелоге по вашему примеру, номер 2.
Правда пока не пробовал собирать, на этом компьютере нет ксалинкса.
//*************************************************************************//
// |------|
// ____| |____ A
//
// |------|
// _____| |____ B
//
// R ноль метка
//************************************************************************//
module ENCODERS(
ENCOD1_A,ENCOD1_B,ENCOD1_R, //
ENCOD2_A,ENCOD2_B,ENCOD2_R, //
ENCOD3_A,ENCOD3_B,ENCOD3_R, //Сигналы от энкодеров
SEL_MOD_E,ADRES_MOD,CLCK, //Сигнал от модуля clck_manage. Сигнал ADRES_MOD выдает адреса всех модулей.
//после трансляции адреса через 5 тактов устанавливается сигнал разрешения SEL_MOD_E
//Если адрес совпадает с адресом этого модуля thisadresmod, то можно записывть данные в
//двух портовую память.
WRITE_EN_MEMORI, //Разрешение записи 1 = запись; 0 = чтение.
RST_MEMORY, //сброс выхода памяти.
DATA_TO_MEMORY, //данные для записи.
DATA_FROM_MEMORY, //данные для чтения.
MEMORY_ADRES //Адрес чтение / записи.
);
input ENCOD1_A,ENCOD1_B,ENCOD1_R,ENCOD2_A,ENCOD2_B,ENCOD2_R,ENCOD3_A,ENCOD3_B,ENCOD3_R
, SEL_MOD_E, CLCK;
input[3:0] ADRES_MOD;
output WRITE_EN_MEMORI, RST_MEMORY;
output[31:0] DATA_TO_MEMORY;
input[31:0] DATA_FROM_MEMORY;
output[9:0] MEMORY_ADRES;
// Адрес этого модуля
parameter [3:0] thisadresmod = 4'h1;
//-----------------------------------------------------------------//
// Выбор модуля. Если модуль выбран можно читать писать в память. >>
reg select_module_ok;
reg wrmem,rstmem;
reg[31:0] dat_to_mem;
reg[9:0] adrmem;
always @( SEL_MOD_E )
begin
if(SEL_MOD_E == 1)
begin
if(ADRES_MOD[3:0] == thisadresmod[3:0] )
begin
select_module_ok <= 1;
end
else begin
select_module_ok <= 0;
end
end
else begin
select_module_ok <= 0;
end
end
assign WRITE_EN_MEMORI = select_module_ok ? wrmem : 1'bZ;
assign RST_MEMORY = select_module_ok ? rstmem : 1'bZ;
assign DATA_TO_MEMORY = select_module_ok ? dat_to_mem : 32'bZ;
assign MEMORY_ADRES = select_module_ok ? adrmem : 10'bZ;
// Выбор модуля. Если модуль выбран можно читать писать в память. <<
//------------------------------------------------------------------//
//------------------------------------------------------------------//
// Главный процесс модуля энкодеров >>
reg[31:0] encode1_value; // значение счетчика.
reg[31:0] encode2_value;
reg[31:0] encode3_value;
reg[31:0] encode1_turnpulse; // количество импульсов за оборот энкодера.
reg[31:0] encode2_turnpulse;
reg[31:0] encode3_turnpulse;
always @(posedge CLCK)
begin
//----------------------------//
if(select_module_ok == 1)
begin
// Здесь моно читать писать в память.
// Сигналы (wrmem, rstmem; dat_to_mem[31:0], DATA_FROM_MEMORY[31:0]; adrmem[9:0]
// мапинг памяти
// энкодер 1 смещение в памяти 0x0
// адрес 0 "множитель" формат флоат 32 бита (для чтения,записывается с компьютера)
// адрес 4 "позиция" формат флоат, получается из encode1_value * "множитель".
// адрес 8 "импульс/оборот" количество импульсов на оборо энкодера.
// энкодер 2 смещение в памяти 0x30
// адрес 30 "множитель" формат флоат 32 бита (для чтения,записывается с компьютера)
// адрес 34 "позиция" формат флоат, получается из encode2_value * "множитель".
// адрес 38 "импульс/оборот" количество импульсов на оборо энкодера.
// энкодер 3 смещение в памяти 0x60
// адрес 60 "множитель" формат флоат 32 бита (для чтения,записывается с компьютера)
// адрес 64 "позиция" формат флоат, получается из encode3_value * "множитель".
// адрес 68 "импульс/оборот" количество импульсов на оборо энкодера.
//работа с пмятью пока ее здесь нет
end
//---------------------------//
// Фильтр сигналов,энкодера 1
wire[2:0] encoder1;
DIG_FILTER filter1a(CLCK,ENCOD1_A,encoder1[0]);
DIG_FILTER filter1b(CLCK,ENCOD1_B,encoder1[1]);
DIG_FILTER filter1r(CLCK,ENCOD1_R,encoder1[2]);
// Фильтр сигналов,энкодера 2
wire[2:0] encoder2;
DIG_FILTER filter2a(CLCK,ENCOD2_A,encoder2[0]);
DIG_FILTER filter2b(CLCK,ENCOD2_B,encoder2[1]);
DIG_FILTER filter2r(CLCK,ENCOD2_R,encoder2[2]);
// Фильтр сигналов,энкодера 3
wire[2:0] encoder3;
DIG_FILTER filter3a(CLCK,ENCOD3_A,encoder3[0]);
DIG_FILTER filter3b(CLCK,ENCOD3_B,encoder3[1]);
DIG_FILTER filter3r(CLCK,ENCOD3_R,encoder3[2]);
//сигналы от энкодеров,после фильтра, на модули счетчиков
ENCODER enc1(encoder1[0],encoder1[1],encoder1[2],CLCK,encode1_value,encode1_turnpulse);
ENCODER enc2(encoder1[0],encoder1[1],encoder1[2],CLCK,encode1_value,encode1_turnpulse);
ENCODER enc3(encoder1[0],encoder1[1],encoder1[2],CLCK,encode1_value,encode1_turnpulse);
end
// Главный процесс модуля энкодеров <<
//---------------------------------------------------------------------//
endmodule//!
//---------------------------------------------------------------------//
//---------------------------------------------------------------------//
//---Цифровой фильтр --------------------------------------------------//
module DIG_FILTER(CLCK, D, Q);
//Сигналы модуля
input clk;
input D;
output Q;
reg[3:0] filter;
always @ (posedge clk)
begin
filter <= {filter[2:0], D};
case(filter)
4'b0000: Q <= 0;
4'b1111: Q <= 1;
default: Q <= Q;
endcase
end
endmodule
//---Цифровой фильтр --------------------------------------------------//
//---------------------------------------------------------------------//
//---------------------------------------------------------------------//
//---Энкодер Счетчик --------------------------------------------------//
module ENCODER(A,B,R,CLCK,POSITION,TURNPULSEVAL);
// Сигналы
input A;
input B;
input R;
input CLCK;
output[31:0] POSITION;
output[31:0] TURNPULSEVAL;
// Сигналы
reg[31:0] position;
position = 0;
reg[31:0] turnpulse;
turnpulse = 0;
reg[1:0] z;
z = 2'b00;
reg[1:0] e;
e = 2'b00;
reg[1:0] i;
i = 2'b00;
reg count_up;
count_up = 1'b0;
reg count_down;
count_down = 1'b0;
always @ (posedge clk)
begin
i <= {A,B};
e <= i;
count_down = 1'b0;
count_up = 1'b0;
case(z)
2'b00: if(e[1:0] == 2'b01)
begin
z[1:0] <= 2'b01; count_up = 1'b1;
end
else if(e[1:0] == 2'b10)
begin
z[1:0] <= 2'b10; count_down = 1'b1;
end
2'b01: if(e[1:0] == 2'b11)
begin
z[1:0] <= 2'b11; count_up = 1'b1;
end
else if(e[1:0] == 2'b00)
begin
z[1:0] <= 2'b00; count_down = 1'b1;
end
2'b11: if(e[1:0] == 2'b10)
begin
z[1:0] <= 2'b10; count_up = 1'b1;
end
else if(e[1:0] == 2'b01)
begin
z[1:0] <= 2'b01; count_down = 1'b1;
end
2'b10: if(e[1:0] == 2'b00)
begin
z[1:0] <= 2'b00; count_up = 1'b1;
end
else if(e[1:0] == 2'b11)
begin
z[1:0] <= 2'b11; count_down = 1'b1;
end
endcase
if(count_up == 1'b1)
begin
position <= position +1;
end
if(count_down == 1'b1)
begin
position <= position -1;
end
end
always @ (posedge R)
begin
if((A == 1'b1) && (B == 1'b1))
begin
turnpulse[31:0] <= position[31:0];
end
end
assign POSITION = position;
assign TURNPULSEVAL = turnpulse;
endmodule
//---Энкодер Счетчик --------------------------------------------------//
//---------------------------------------------------------------------//
модуль энкодеров на верилоге
Aug 8 2013, 14:44
