Констрейны ввода ввывода, Помогите с констрейнами Опции

[Fynjisx]

Привет Всем. Сделал SPI модуль для связи CIII с АЦП AD7457. Охота проверить времянки. Опыта в написании констрейном ввода/вывода - ноль. Помогите написать констрейны для тайминговой диаграммы представленной на рисунке. Кстати, попутный вопрос SCLK сделал на обычном счетчике делителе и вывел на обычный пин IO ПЛИС. Надо ли внутри плис делать эту линию GLOBAL?
Да и ещё, имеется ли в ModelSim возможность посмотреть реальные задержки после Квартусовского размещения компонентов?

Эскизы прикрепленных изображений

 

[krux]

А что вам мешает описать ваш регистр, формирующий CS_N который находится в вашем блоке, как fast output?
Если мешает то, что это не регистр, то советую хорошенько подумать и переделать так, чтобы это был именно регистр, иначе вам констрейны могут и не помочь вовсе.

[Fynjisx]

А что вам мешает описать ваш регистр, формирующий CS_N который находится в вашем блоке, как fast output?

Назначил как fast output. Реально переместился. Посмотрел в Chip Planner. Осталось проверить SPI с новыми назначениями

[Fynjisx]

В компоненте используется делитель тактового сигнала, выход которого подаётся на внешний вывод ПЛИС, собственно это sck модуля spi.
Назначаю констрейн:

CODE

create_generated_clock \
-divide_by 10 \
-source [get_pins {DIV|clk}] \
-name clkdiv \
[get_pins {DIV|q} // или IO_sck??

вопрос такой: в качестве таргета при назначении выходной частоты указывают непосредственно пин регистра делителя div или все же можно указать IO/пин ПЛИС на который выводится sck сигнал. Этот сигнал тактирует внешнюю схему.
2. так как у меня в дизайне три spi модуля, то для каждого ли указывать констрейн на sck?
3. Наряду с sck подобным образом наружу выводится и сигнал cs_n, каким коонстрейном воспользоваться чтобы контролировать смещения между этими сигналами???