Cyclone II и SDRAM Опции

[AlexMad]

Добрый день. Есть проект, работающий на отладочной плате (Terrasic DE1).
Есть изготовленная плата устройства. Отличий не много, но они есть:
На отладочнике стоит EP2C20 в bga, на устройстве EP2C8 в tqfp.
На отладочнике cтоит SDRAM 64 Mbit, на устройстве 128 Mbit.
Вроде бы, изменения не смертельные.
Но на устройстве не удается ничего запустить из SDRAM - при запуске через Debug в NIOS IDE ругается на ошибки верификации памяти.
Сделал проект с запуском из onchip memory, прогнал тест SDRAM - все в норме, ошибок нет, хотя, если быть честным, у меня есть вопросы к тесту, но это в следующий раз.
И вот вопрос - если та SDRAM, что я впаял в устройство (MT48LC8M16A2) слишком быстрая (она на 167 МегаГорцев, а система крутится на 50-ти, сможет ли она там заработать, и если да, то что надо исправить?

[AlexMad]

Всем спасибо, кажется, заработало.
Я так и не понял, что именно мешало, но догадываюсь.
Изначально проект qsys у меня был взят из какого-то примера. Там для на выходы PLL ставились мосты (Clock bridge). Где-то, в описании примера я читал, что они сильно нужны для счастья. Сомневаться не приходилось, тем более, что на отладочной плате все работало.
Решил их удалить, параллельно еще поковырялся в настройках PLL, (правда все те параметры, которые я сейчас установил и были изначально, просто я по мере поиска проблемы пытался играть смещением фазы на клоке SDRAM).