реклама на сайте
подробности

 
 
> Xilinx EDK, ошибка генерации bit файла
vitali36
сообщение Aug 29 2013, 10:38
Сообщение #1


Частый гость
**

Группа: Участник
Сообщений: 88
Регистрация: 2-07-13
Пользователь №: 77 354



Доброго времени суток. Использую microblaze с ddr2 sdram и UART. Все настроил, сгенерил IP ядро, все библиотеки в SDK тоже создал. Остались последние шаги. Генерация NetList и собственно сам bit файл(вкладка Hardware => Generate bitstream). NetList сгенерился без ошибок,а вот bit-файл нет. Не пойму что может быть не так. Прилагаю лог с ошибками. Помогите,пожалуйста, кто знает в чем дело
Прикрепленные файлы
Прикрепленный файл  bitstream_log.rar ( 4.18 килобайт ) Кол-во скачиваний: 27
 
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
sorok-odin
сообщение Aug 29 2013, 14:17
Сообщение #2


Участник
*

Группа: Участник
Сообщений: 44
Регистрация: 23-12-12
Пользователь №: 74 946



Цитата
Not enough valid sites to place the following IOBs

Кончились подходящие ножки. Уверены, что шину my_custom_ip_0_slv_reg0_output_pin<*> надо выводить наружу?


Цитата
This may be due to either an insufficient number of sites available on the
device, too many prohibited sites,
or incompatible I/O Standards locked or range constrained to I/O Banks with
valid sites.
This situation could possibly be resolved by one (or all) of the
following actions:
a) Grouping IOBs of similar standards into a minimum amount of I/O Banks by
using LOC or range constraints.
b ) Maximizing available I/O Banks resources for special IOBs by choosing
lower capacity I/O Banks if possible.
c) If applicable, decreasing the number of user prohibited sites or using a
larger device.
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 29th July 2025 - 12:11
Рейтинг@Mail.ru


Страница сгенерированна за 0.01387 секунд с 7
ELECTRONIX ©2004-2016