Xilinx EDK, ошибка генерации bit файла Опции

[vitali36]

Доброго времени суток. Использую microblaze с ddr2 sdram и UART. Все настроил, сгенерил IP ядро, все библиотеки в SDK тоже создал. Остались последние шаги. Генерация NetList и собственно сам bit файл(вкладка Hardware => Generate bitstream). NetList сгенерился без ошибок,а вот bit-файл нет. Не пойму что может быть не так. Прилагаю лог с ошибками. Помогите,пожалуйста, кто знает в чем дело

Прикрепленные файлы

 bitstream_log.rar ( 4.18 килобайт ) Кол-во скачиваний: 27

 

[vitali36]

sorok-odin. Создал новый проект, как ты сказал. Без Ip ядра. Все сгенерил без ошибок, в т.ч bit файл. Затем создал новый проект в ise ( файл top.vhd , порты пока не прописывал, кроме clk и reset ) и добавил (Add Source) System.vhi ( мой edk проект ). В этом system.vhi есть компонент system, в котором указаны все порты ( порты ddr2 , rs232, и т.д) . Их я скопировал в entity top-файла, а также добавил сам компонент в top и связал port map'ом.
Далее Generate programming file прошел успешно и ТЕПЕРЬ ВОПРОС: Как мне теперь протестировать память и uart. Где описана логика? Ну допустим я хочу в память записать число и после успешной записи к примеру зажигаю светодиод.