Xilinx EDK, ошибка генерации bit файла Опции

[vitali36]

Доброго времени суток. Использую microblaze с ddr2 sdram и UART. Все настроил, сгенерил IP ядро, все библиотеки в SDK тоже создал. Остались последние шаги. Генерация NetList и собственно сам bit файл(вкладка Hardware => Generate bitstream). NetList сгенерился без ошибок,а вот bit-файл нет. Не пойму что может быть не так. Прилагаю лог с ошибками. Помогите,пожалуйста, кто знает в чем дело

Прикрепленные файлы

 bitstream_log.rar ( 4.18 килобайт ) Кол-во скачиваний: 27

 

[vitali36]

sorok-odin. Создал новый проект, как ты сказал. Без Ip ядра. Все сгенерил без ошибок, в т.ч bit файл. Затем создал новый проект в ise ( файл top.vhd , порты пока не прописывал, кроме clk и reset ) и добавил (Add Source) System.vhi ( мой edk проект ). В этом system.vhi есть компонент system, в котором указаны все порты ( порты ddr2 , rs232, и т.д) . Их я скопировал в entity top-файла, а также добавил сам компонент в top и связал port map'ом.
Далее Generate programming file прошел успешно и ТЕПЕРЬ ВОПРОС: Как мне теперь протестировать память и uart. Где описана логика? Ну допустим я хочу в память записать число и после успешной записи к примеру зажигаю светодиод.

[sorok-odin]

sorok-odin. Создал новый проект, как ты сказал. Без Ip ядра. Все сгенерил без ошибок, в т.ч bit файл. Затем создал новый проект в ise ( файл top.vhd , порты пока не прописывал, кроме clk и reset ) и добавил (Add Source) System.vhi ( мой edk проект ). В этом system.vhi есть компонент system, в котором указаны все порты ( порты ddr2 , rs232, и т.д) . Их я скопировал в entity top-файла, а также добавил сам компонент в top и связал port map'ом.
Далее Generate programming file прошел успешно

Раз Generate programming file прошел успешно, значит похоже все сделали верно, не знаю. В моем случае процесс создания EDK был попроще:
1. В прожект навигаторе - new source - embedded processor
2. Cделать EDK проект. Так как у вас отладочная плата - мастер все сделает сам.
3. В прожект навигаторе выбрать файл EDK проекта и внизу generate top HDL source
4. попробовать все это скомпилировать - Generate programming file

Далее для вас дальнейший путь:
5. Если все хорошо, в прожект навигаторе выбрать файл EDK проекта и Export hardware design to SDK with bitstream
6. В SDK создать новый проект Xilinx - Application project, выбрать из списка примеров peripheral tests - там кратко описано подключение и проверка работы ядер.

ТЕПЕРЬ ВОПРОС: Как мне теперь протестировать память и uart. Где описана логика? Ну допустим я хочу в память записать число и после успешной записи к примеру зажигаю светодиод.

Это все делается в SDK программно.
В общих чертах: про uart и светодиод поковыряйтесь в проекте peripheral tests. Еще в SDK после создания проекта (и после автоматического создания bsp) откроете файл system.mss - там ссылки на документацию и примеры работы ядер.
ДДР память проще, она работает для вас прозрачно - на Си создаете переменную или массив, пишете туда и читаете.

Прямой ответ на вопрос:
Подключаете GPIO как в проекте peripheral tests, и пишете
int i = 123;
if (i==123){
XGpio_DiscreteWrite(&GpioOutput, 1, 0x1);
}

Как-то так