Cortex-M3. Где разместить память на System bus или Icode/Dcode Опции

[Kopart]

Из ядра Cortex-M3 выходят три шины System bus, Icode,Dcode.
При этом System bus является объединением Icode,Dcode внутри ядра.

Декларируется, что лучше размешать основной большой блок памяти на шине System bus. Из него как инструкции, так и данные должны читаться.
При этом в реализованных процессорах этот блок в основном размещают после объединения Icode,Dcode.

Кто знаком какая реализация блока памяти удобней и правильней?
На System bus или на Icode,Dcode?

При этом на Icode,Dcode будет находиться ROM и небольшая память инструкций.
Основная память преимущественно будет использоваться для данных.

[-=Sergei=-]

Из ядра Cortex-M3 выходят три шины System bus, Icode,Dcode.
При этом System bus является объединением Icode,Dcode внутри ядра.

Декларируется, что лучше размешать основной большой блок памяти на шине System bus. Из него как инструкции, так и данные должны читаться.
При этом в реализованных процессорах этот блок в основном размещают после объединения Icode,Dcode.

Кто знаком какая реализация блока памяти удобней и правильней?
На System bus или на Icode,Dcode?

При этом на Icode,Dcode будет находиться ROM и небольшая память инструкций.
Основная память преимущественно будет использоваться для данных.

Такое ощущение что вся Россия закупилась у АРМа ядрами

Обращения ядра по адресам от 0x0000_0000 до 0x1FFF_FFFF будут транслироваться на шины I и D. Обращения по адресам 0x2000_0000 и до 0xE000_0000 (???) транслируются на S шину. Выше 0xE000_0000 (???) транслируются во внутреней периферийной шине. По I шине идет выборка инструкций, по D шине операндов. По S могут извлекаться и инструкции и данные.