stm32f4discovery виснет раз в неделю Опции

[сарматъ]

добрый день собственно макетка зависает раз в неделю да так что кнопочка ресет не помогает, как думаете в чем может быть проблема?

[сарматъ]

относительно повторяемости два раза я откладывал разработку прошивки в сторону и занимался прочими вещами, оба раза дня через три-четыре платка висла
после передергивания аномалий старта не наблюдается
перемычки не трогал
программка - удп ответ по езернету типа пинга
пока грешу на встроенный программатор возможно он переводит микроконтроллер в режим отладки и останавливает его, когда так делаешь в отладчике контроллер тоже не реагирует на кнопку ресета, ну и надеялся что кто-то с таким уже сталкивался
да питание по юсби по которому произвожу отладку, оба раза просто выключал отладчик непередергивая питания оставляя платку в рабочем режиме

Сообщение отредактировал сарматъ - Sep 10 2013, 14:48

[adnega]

относительно повторяемости два раза я откладывал разработку прошивки в сторону и занимался прочими вещами, оба раза дня через три-четыре платка висла
после передергивания аномалий старта не наблюдается
перемычки не трогал
программка - удп ответ по езернету типа пинга
пока грешу на встроенный программатор возможно он переводит микроконтроллер в режим отладки и останавливает его, когда так делаешь в отладчике контроллер тоже не реагирует на кнопку ресета, ну и надеялся что кто-то с таким уже сталкивался
да питание по юсби по которому произвожу отладку, оба раза просто выключал отладчик непередергивая питания оставляя платку в рабочем режиме

По самим STM32F407V вопросов никогда не было за исключением:
вроде... в ревизии А если неправильно "обойтись" с 99 (или 100) ножкой (вроде PDR), то плохо стартует при подаче питания, но начинает работать по RESETу.
Сама плата STM32F4-discovery сделана мягко говоря "не очень". Стабильно зависает если тронуть в районе U6 (ключ USB под кнопкой RESET).
Обратите внимание, что тактирование происходит от программатора-отладчика частотой 8МГц. Может, с отладчиком комп что-то делает (с недельным аптаймом),
что выходная частота сбивается и срабатывает CSS. Как вариант запаять кварц и снять перемычку (вроде R68).

[сарматъ]

Обратите внимание, что тактирование происходит от программатора-отладчика частотой 8МГц. Может, с отладчиком комп что-то делает (с недельным аптаймом),
что выходная частота сбивается и срабатывает CSS. Как вариант запаять кварц и снять перемычку (вроде R68).

более внимательно платку рассмотрел, на ней и резистор r68(тактирование от стлинка) r25(тактирование от отдельного кварца) установлены одновременно... вроде взаимоисключающие вещи?

смело можно р68 удалить?

собственно удалил пока работает, а что такое css?

Сообщение отредактировал сарматъ - Sep 17 2013, 05:35

[adnega]

а что такое css?

Модуль, который следит за исправностью HSE. Если будет сбой HSE,
то он (HSE) автоматически отключается и вызывается исключение NMI.
CSS включается битиком в соответствующем регистра.

Clock security system (CSS)
The clock security system can be activated by software. In this case, the clock detector is
enabled after the HSE oscillator startup delay, and disabled when this oscillator is stopped.
If a failure is detected on the HSE clock, this oscillator is automatically disabled, a clock
failure event is sent to the break inputs of advanced-control timers TIM1 and TIM8, and an
interrupt is generated to inform the software about the failure (clock security system interrupt
CSSI), allowing the MCU to perform rescue operations. The CSSI is linked to the Cortex™-
M4F NMI (non-maskable interrupt) exception vector.
Note: When the CSS is enabled, if the HSE clock happens to fail, the CSS generates an interrupt,
which causes the automatic generation of an NMI. The NMI is executed indefinitely unless
the CSS interrupt pending bit is cleared. As a consequence, the application has to clear the
CSS interrupt in the NMI ISR by setting the CSSC bit in the Clock interrupt register
(RCC_CIR).
If the HSE oscillator is used directly or indirectly as the system clock (indirectly meaning that
it is directly used as PLL input clock, and that PLL clock is the system clock) and a failure is
detected, then the system clock switches to the HSI oscillator and the HSE oscillator is
disabled.
If the HSE oscillator clock was the clock source of PLL used as the system clock when the
failure occurred, PLL is also disabled. In this case, if the PLLI2S was enabled, it is also
disabled when the HSE fails.